[发明专利]乘累加装置无效
| 申请号： | 200410084483.4 | 申请日： | 2004-11-19 |
| 公开（公告）号： | CN1632740A | 公开（公告）日： | 2005-06-29 |
| 发明（设计）人： | 陈继承;刘鹏;姚庆栋;史册;王维东 | 申请（专利权）人： | 浙江大学 |
| 主分类号： | G06F7/544 | 分类号： | G06F7/544 |
| 代理公司： | 杭州中成专利事务所有限公司 | 代理人： | 唐银益 |
| 地址： | 310027浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种微处理器及计算机系统，旨在提供一种用于解决处理器中需要多种乘累加模式支持的乘累加装置。该乘累加装置包括预译码单元模块、部分积产生单元模块、Wallace树型加法单元模块、累加单元模块和最终结果单元模块，并按顺序依次连接。与现有技术相比。本发明的有益效果是：提出了一种不需要产生BOOTH编码系数的部分积联合产生方法，可以将部分积产生逻辑减少一个环节，降低部分积产生电路的时延和门数，在保证功能同时减小电路实现的代价，可以均衡各个流水级的时延，满足DSP高工作频率要求。 | ||
| 搜索关键词： | 累加 装置 | ||
【主权项】：
1、一种乘累加装置，其特征在于包括：预译码单元模块(10)、部分积产生单元模块(20)、Wallace树型加法单元模块(30)、累加单元模块(40)和最终结果单元模块(50)，所述预译码单元模块(10)、部分积产生单元模块(20)、Wallace树型加法单元模块(30)、累加单元模块(40)和最终结果单元模块(50)按顺序依次连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学，未经浙江大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410084483.4/，转载请声明来源钻瓜专利网。
- 上一篇：触控式面板整合装置
- 下一篇：垃圾焚烧飞灰的旋风炉高温熔融处理方法
