[发明专利]半导体集成电路装置和IC卡无效
申请号: | 200410085507.8 | 申请日: | 2004-04-23 |
公开(公告)号: | CN1591690A | 公开(公告)日: | 2005-03-09 |
发明(设计)人: | 中井弘人 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | G11C16/06 | 分类号: | G11C16/06;H01L27/115 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 李德山 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种包含既可以抑制芯片面积增大又能使写入速度高速化的非易失性半导体存储装置的半导体集成电路装置和IC卡。该半导体集成电路装置包括:全局位线(GBL)、第1、第2区段位线(SBL[A]、SBL[B])、在SBL[A]处连接GBL的第1区段选择晶体管(SST[A])、在SBL[B]处连接GBL的第2区段选择晶体管(SST[B])、任意选择SST[A]和SST[B]的区段选择电路(111)、接受GBL电位的同时向GBL赋予电位的数据锁存电路(DL)。数据锁存电路(DL)包括将从SBL[A]和SBL[B]读出的数据进行放大的数据放大电路(SLC)、保存向SBL[A]写入的数据和读出的数据的第1数据存储电路(LC[A])、保存向SBL[B]写入的数据和读出的数据的第2数据存储电路(LC[B])。 | ||
搜索关键词: | 半导体 集成电路 装置 ic | ||
【主权项】:
1、一种半导体集成电路装置,其特征在于,包括:全局位线,第1区段位线,将上述全局位线连接到所述第1区段位线的第1区段选择晶体管,与上述第1区段位线连接、能进行数据改写的第1存储单元,第2区段位线,将上述全局位线连接到所述第2区段位线的第2区段选择晶体管,与上述第2区段位线连接、能进行数据改写的第2存储单元,选择上述第1区段选择晶体管和上述第2区段选择晶体管中任一晶体管的区段选择电路,在接受上述全局位线的电位的同时,向上述全局位线提供电位的数据锁存电路;其中上述数据锁存电路包含:将从上述第1存储单元读出的第1读出数据和从上述第2存储单元读出的第2读出数据进行放大的数据放大电路,保存写入上述第1存储单元的第1写入数据和上述第1读出数据的第1数据存储电路,保存写入上述第2存储单元的第2写入数据和上述第2读出数据的第2数据存储电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410085507.8/,转载请声明来源钻瓜专利网。