[发明专利]半导体集成电路器件的制造方法

摘要

本发明旨在减少在半导体集成电路器件的电检查时在测试焊盘、层间绝缘膜、半导体元件或布线上造成的任何损伤。具有与待检测晶片基本上相同的线性膨胀率(热膨胀系数)的增强膜形成在薄膜探针的上表面上方，在探针20之上的增强膜中刻划沟槽，安装比第二弹性体柔软的第一弹性体以填充该沟槽并以规定的量溢出该沟槽，作为多层布线板的玻璃环氧衬底安装到第二弹性体上方，提供到玻璃环氧衬底上表面上方的焊盘与属于薄膜电极的布线的一部分的键合焊盘由引线电连接。

主权项

1.一种半导体集成电路器件的制造方法，包括以下步骤：(a)制备分割为多个芯片区的半导体晶片，在所述的多个芯片区的每一个中形成半导体集成电路，其主表面上方形成电连接到所述半导体集成电路的多个第一电极；(b)制备第一卡，该第一卡保持具有电连接到多个接触端子的布线的第一薄片，用于与所述的多个第一电极和所述的多个接触端子建立接触，以便所述多个接触端子的尖端朝着所述半导体晶片的所述主表面突出；以及(c)通过使所述的多个接触端子与所述的多个第一电极接触，电检查所述半导体集成电路，其中所述多个接触端子的所述尖端布置在所述第一薄片的第一表面上方，以及由所述布线的一部分形成的多个第二电极布置在与所述第一表面相反的所述第一薄片的第二表面上方，其中所述第一卡具有电连接到所述的多个第二电极的第一衬底和用于抑制所述多个接触端子朝向所述多个第一电极的抑制机构，其中所述第一衬底具有第一电路以及在其主表面上方形成电连接到所述第一电路的多个第三电极，其中所述多个第三电极通过第一布线电连接到所述多个第二电极的各个匹配电极，其中所述抑制机构布置在所述第一薄片的所述第二表面上方的所述多个接触端子之上，以及其中所述抑制机构之一抑制所述接触端子的一个或多个。