[发明专利]嵌入式信号处理器模拟器无效
| 申请号： | 200410089584.0 | 申请日： | 2004-12-15 |
| 公开（公告）号： | CN1622052A | 公开（公告）日： | 2005-06-01 |
| 发明（设计）人： | 郑德春;刘鹏;王维东;姚庆栋 | 申请（专利权）人： | 浙江大学 |
| 主分类号： | G06F11/36 | 分类号： | G06F11/36 |
| 代理公司： | 杭州中成专利事务所有限公司 | 代理人： | 唐银益 |
| 地址： | 310027浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种微处理器及计算机系统，旨在提供一种能够完成对DSP核的功能验证，并使DSP处理器具有实时仿真验证功能的嵌入式信号处理器模拟器。本发明提供了一种嵌入式信号处理器模拟器，包括标准TAP模块控制器，还包括串并转换电路模块、包装电路模块Wrapper、和调试模块Debugger，所述标准TAP模块控制器、指令寄存器、译码逻辑模块顺序连接，扫描链寄存器、调试模块Debugger、旁路寄存器和IDCODE寄存器并联连接，一端与数据输入TDI引脚连接，另一端与多路开关连接。本发明在基于硬件仿真器上对其进行仿真验证，解决了基于仿真器仿真方法速度慢的缺点，同时又解决了基于硬件仿真器仿真方法缺乏调试手段的缺点。 | ||
| 搜索关键词： | 嵌入式 信号 处理器 模拟器 | ||
【主权项】：
1、一种嵌入式信号处理器模拟器，包括标准TAP模块控制器(20)、指令寄存器(31)、扫描链寄存器(32)、旁路寄存器(33)、译码逻辑模块(34)和IDCODE寄存器(35)，其特征在于还包括串并转换电路模块(40)、包装电路模块Wrapper(70)、和调试模块Debugger(50)，所述标准TAP模块控制器(20)、指令寄存器(31)、译码逻辑模块(34)顺序连接，扫描链寄存器(32)、调试模块Debugger(50)、旁路寄存器(33)和IDCODE寄存器(35)并联连接，一端与数据输入TDI引脚(3)连接，另一端与多路开关(1)连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学，未经浙江大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410089584.0/，转载请声明来源钻瓜专利网。
- 上一篇：复合混合模式和流动模式的双通道磁流变阻尼器
- 下一篇：存储电容
