[发明专利]在半导体器件中实施铜连线的空隙工艺方法有效

专利信息
申请号: 200410093353.7 申请日: 2004-12-22
公开(公告)号: CN1797737A 公开(公告)日: 2006-07-05
发明(设计)人: 张宜;高峰 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L21/768 分类号: H01L21/768;H01L21/3205;H01L21/3213
代理公司: 上海浦一知识产权代理有限公司 代理人: 丁纪铁
地址: 201206*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种半导体器件中实施铜连线的工艺方法,在一层通孔和铜连线工以后,生长一层硅,在该基片上涂上光刻胶,用一块特殊光刻版做一次光刻;光刻后,应用干刻工艺,刻除上层的硅,剥去光刻胶;再应用各向同性的干刻方法,刻去缝隙孔中及孔间距的硅下面的铜线间介质;然后,用填空性差的USG将硅开孔封上;再淀积上层介质层,开始下一层通孔和铜连线工艺。本发明可以减少铜线横向间寄生电容,以减少对电路运行速度的影响。
搜索关键词: 半导体器件 实施 连线 空隙 工艺 方法
【主权项】:
1、一种半导体器件中实施铜连线的工艺方法,其特征在于:在一层通孔和铜连线做成的最后一道工序是铜CMP,此后,生长一层氮化硅,在该基片上涂上光刻胶,用一块特殊光刻版做一次光刻;光刻后,应用干刻工艺,刻除上层的氮化硅,剥去光刻胶;再应用各向同性的干刻方法,刻去缝隙孔中及孔间距的硅下面的铜线间介质;然后,用填空性差的USG将氮化硅开孔封上;再淀积上层介质层,开始下一层通孔和铜连线工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410093353.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top