[发明专利]半导体器件无效
| 申请号： | 200410094920.0 | 申请日： | 2002-06-25 |
| 公开（公告）号： | CN1619811A | 公开（公告）日： | 2005-05-25 |
| 发明（设计）人： | 山崎尚;远藤光芳;田漥知章;尾山勝彦;井本孝志;松井幹雄 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L25/00 | 分类号： | H01L25/00;H01L23/12;H01L23/48;H01L23/28;H01L21/50 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种芯片叠层式半导体器件，其特征在于包括：第1芯片安装基板，其上搭载有至少一个具有多个端子的半导体芯片，同时设置有多个与该半导体芯片各端子电连接的中继端子，以从外侧接近并包围搭载该半导体芯片的部分；和第2芯片安装基板，相对于该第1芯片安装基板层叠设置，其上搭载至少一个所述半导体芯片，同时设置有多个与该半导体芯片各端子电连接的中继端子，以从外侧接近并包围搭载该半导体芯片的部分，上述半导体芯片之中的至少一个半导体芯片的侧边被设置成相对于上述各中继端子全体配置之中与该侧边相对的排列，从互相平行的状态旋转规定的角度。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1、一种芯片叠层式半导体器件，其特征在于包括：第1芯片安装基板，其上搭载有至少一个具有多个端子的半导体芯片，同时设置有多个与该半导体芯片各端子电连接的中继端子，以从外侧接近并包围搭载该半导体芯片的部分；和第2芯片安装基板，相对于该第1芯片安装基板层叠设置，其上搭载至少一个所述半导体芯片，同时设置有多个与该半导体芯片各端子电连接的中继端子，以从外侧接近并包围搭载该半导体芯片的部分，上述半导体芯片之中的至少一个半导体芯片的侧边被设置成相对于上述各中继端子全体配置之中与该侧边相对的排列，从互相平行的状态旋转规定的角度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410094920.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
