[发明专利]非易失性存储装置的制造方法有效
申请号: | 200410098132.9 | 申请日: | 2004-10-22 |
公开(公告)号: | CN1610100A | 公开(公告)日: | 2005-04-27 |
发明(设计)人: | 李桢焕;池瑞湧 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波;侯宇 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了一种非易失性存储装置的制造方法,通过在单元区域里形成沟槽和在沟槽里形成凹形的浮动栅,可以增加耦合率并且可以避免影响控制栅的高度。所述方法包括:在外围电路区域的硅衬底上形成具有第一深度的第一沟槽,用埋入氧化膜来填埋它,并将它平面化;在单元区域的硅衬底上形成具有第二深度的第二沟槽;对单元区域进行沟道离子注入,在第二沟槽中形成隧道氧化膜且沉积浮动栅材料;通过蚀刻浮动栅材料形成浮动栅;在单元区域形成源极/漏极连接;在外围电路和单元区域里形成阱且沉积电介质膜;沉积栅极材料,同时仅仅在单元区域的沟道部分中留下电介质膜;及通过蚀刻栅极材料,在外围电路区域中形成栅极并在单元区域中形成控制栅。 | ||
搜索关键词: | 非易失性 存储 装置 制造 方法 | ||
【主权项】:
1.一种非易失性存储装置的制造方法,由以下步骤组成:在外围电路区域的硅衬底上形成具有第一深度的第一沟槽,用埋入氧化膜来填埋第一沟槽并将其平面化;在所述单元区域的所述硅衬底上形成具有第二深度的第二沟槽;对所述单元区域执行沟道离子注入,在所述第二沟槽中形成隧道氧化膜并且沉积浮动栅材料;通过蚀刻所述浮动栅材料来形成浮动栅;在所述单元区域中形成源极/漏极连接;在所述外围电路和所述单元区域中形成阱并且沉积电介质膜;沉积栅极材料,同时仅仅在所述单元区域的所述沟道部分中留下电介质膜;且通过蚀刻所述栅极材料,在所述外围电路区域形成栅极并在所述单元区域里形成控制栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410098132.9/,转载请声明来源钻瓜专利网。
- 上一篇:改善纤维素酯的色值的方法
- 下一篇:光催化剂的制造方法和光催化剂的制造装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造