[发明专利]集成存储模块制造方法无效

专利信息
申请号: 200410100270.6 申请日: 2004-12-10
公开(公告)号: CN1627475A 公开(公告)日: 2005-06-15
发明(设计)人: H·费希尔 申请(专利权)人: 因芬尼昂技术股份公司
主分类号: H01L21/00 分类号: H01L21/00;G11C7/10;G11C29/00;G11C11/401
代理公司: 中国专利代理(香港)有限公司 代理人: 程天正;梁永
地址: 联邦德*** 国省代码: 德国;DE
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明关于一种制造集成存储模块(10)的方法,所述集成存储模块(10)包含响应外部操作指令以便设定该存储模块的操作状态进而根据该存储模块的一预定规格而执行操作之一指令译码装置(13)。依据本发明,此指令译码装置具有一决定存储器(50),其包含存储位置(Mi,j),其储存容量对来自多个不同规格的一规格而言是足以接收被选择之二直接连续的操作指令对的第二操作指令是否或如何被执行的一决定信息项目。在该指令译码装置(13)被形成之后,于该预定规格内所要求之该决定信息项目乃被写入该决定存储器(50)的该存储器位置。
搜索关键词: 集成 存储 模块 制造 方法
【主权项】:
1.一种集成存储模块制造方法,该存储模块包含一指令译码装置(13),其响应外部操作指令以设定该存储模块之操作状态,进而依据该存储模块之一预定规格其中该指令译码装置乃由集成至少以下组件而形成:-一决定存储器(50),其包含每个被选择的可应用于来自该存储模块之m个不同的规格的一规格中的二直接连续操作指令对(pair)组所用之一指派存储位置(Mi,j),该存储位置之储存容量对该m个规格的一规格而言是足以接收指定该相关对的第二操作指令是否或如何被执行的一决定信息项目;-一保持装置(60),用以缓冲储存每一被接收的外部操作指令直到后续操作指令的接收为止;-一地址装置(BL[1:n],VL[1:n]),其于接收该后续指令时将指派至该指令对以及缓冲储存先前指令的存储位置(Mi,j)予以接入,-一处理器装置(40),其依据包含于该被接入的存储位置(Mi,j)内之决定信息项目而设定该存储模块之该操作状态,以及,于这些组件之集成以后,该预定规格所要求的该决定信息项目被写入该决定存储器(50)之该存储位置。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司,未经因芬尼昂技术股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410100270.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top