[发明专利]半导体集成电路器件无效

专利信息
申请号: 200410100687.2 申请日: 2004-12-08
公开(公告)号: CN1627521A 公开(公告)日: 2005-06-15
发明(设计)人: 藤泽宏树;久保内修一 申请(专利权)人: 尔必达存储器株式会社;株式会社日立ULSI系统;株式会社日立制作所
主分类号: H01L27/10 分类号: H01L27/10;H01L27/108;G11C11/34
代理公司: 中原信达知识产权代理有限责任公司 代理人: 黄启行;谢丽娜
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 在一种半导体集成电路器件中,一个写命令译码器对写命令进行译码并输出译码脉冲。一个命令计数器电路对译码脉冲进行计数,作为命令的数目。一个锁存器电路响应来自命令计数器电路的计数输出而锁存写aDDRess。一个延迟计数器电路响应译码脉冲对延迟进行计数。该半导体集成电路器件还包括一个用于当延迟计数器电路的计数值超过预定延迟值时接通一个列选择控制信号的电路,以及一个用于响应接通的列选择控制信号而输出由锁存器锁存的aDDRess作为列aDDRess的电路。该半导体集成电路器件响应接通的列选择控制信号而对列aDDRess执行写操作。
搜索关键词: 半导体 集成电路 器件
【主权项】:
1.一种接收命令和aDDRess的半导体集成电路器件,其包括:用于对所述命令进行译码并输出译码脉冲的命令译码器;用于对所述译码脉冲进行计数作为命令的数目的命令计数器电路;用于响应来自所述命令计数器电路的计数输出而锁存所述aDDRess的锁存器电路;用于响应所述译码脉冲而对延迟进行计数的延迟计数器电路;用于当所述延迟计数器电路的计数值超过预定的延迟值的时候接通列选择控制信号的第一输出电路;以及用于响应所述接通的列选择控制信号而输出由所述锁存器电路锁存的所述aDDRess作为列aDDRess的第二输出电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于尔必达存储器株式会社;株式会社日立ULSI系统;株式会社日立制作所,未经尔必达存储器株式会社;株式会社日立ULSI系统;株式会社日立制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410100687.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top