[发明专利]非挥发性内存及其制造方法有效
申请号: | 200410101205.5 | 申请日: | 2004-12-15 |
公开(公告)号: | CN1790677A | 公开(公告)日: | 2006-06-21 |
发明(设计)人: | 赖二琨;吕函庭;施彦豪;何家骅 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L21/8246 | 分类号: | H01L21/8246;H01L21/8247;H01L21/70;H01L21/10;H01L27/10;H01L27/112;H01L27/115 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 王学强 |
地址: | 台湾省新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种非挥发性内存,此内存包括基底、介电层、导体层、隔离层、埋入式位线、穿隧介电层、电荷陷入层、阻挡介电层与字符线。其中,介电层配置于基底上,导体层配置于介电层上,而隔离层配置于基底上,且隔离层与导体层以及介电层相邻。另外,埋入式位线配置于基底中,且位于隔离层下方。其中,穿隧介电层配置于基底上以及导体层与隔离层的侧壁,电荷陷入层配置于穿隧介电层上,阻挡介电层配置于电荷陷入层上。另外,字符线配置于基底上,且字符线与埋入式位线彼此交错。 | ||
搜索关键词: | 挥发性 内存 及其 制造 方法 | ||
【主权项】:
1.一种非挥发性内存的制造方法,其特征在于:包括:提供一基底,在该基底上依序形成一介电层、一导体层与一掩模层;图案化该掩模层、该导体层与介电层,以形成暴露出该基底的多数个第一开口;在各个这些第一开口底部的基底中形成一埋入式位线;在该基底上形成一隔离层于这些第一开口;删除部分隔离层,并以剩余的隔离层为掩模以形成多数个第二开口;删除掩模层与覆盖掩模层的隔离层;在该基底上依序形成一穿隧介电层、一电荷陷入层与一阻挡介电层,共形的覆盖这些第二开口、隔离层与导体层;在这些第二开口中填入一材料层;删除未被该材料层覆盖的部分穿隧介电层、电荷陷入层与阻挡介电层;删除材料层;以及在该基底上形成一字符线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410101205.5/,转载请声明来源钻瓜专利网。
- 上一篇:医用防染式药雾吸入喷嘴
- 下一篇:亚微米进给机构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造