[发明专利]突发中刷新或字线改变时性能不降低的半导体存储器器件有效
| 申请号： | 200410101327.4 | 申请日： | 2004-12-17 |
| 公开（公告）号： | CN1702769A | 公开（公告）日： | 2005-11-30 |
| 发明（设计）人： | 原浩太;山田伸一 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G11C11/407 | 分类号： | G11C11/407;G11C11/409 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 赵淑萍 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种突发中刷新或字线改变时性能不降低的半导体存储器器件。在其中使用存储器核心执行突发操作的半导体存储器器件具有读/写触发信号发生电路和读/写信号发生电路。在突发操作期间，读/写触发信号发生电路从预定的定时信号生成读/写信号请求。读/写信号发生电路从读/写触发信号发生电路接收输出信号，并且在恰好在该输出信号的接收之前的核心操作完成且随后的行侧激活完成之后，输出读/写信号。 | ||
| 搜索关键词： | 突发 刷新 改变 性能 降低 半导体 存储器 器件 | ||
【主权项】：
1.一种其中使用存储器核心执行突发操作的半导体存储器器件，包括：读/写触发信号发生电路，所述读/写触发信号发生电路在所述突发操作期间从预定的定时信号生成读/写信号请求；和读/写信号发生电路，所述读/写信号发生电路从所述读/写触发信号发生电路接收输出信号，并且在恰好在所述输出信号的接收之前的核心操作完成且随后的行侧激活完成之后输出读/写信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410101327.4/，转载请声明来源钻瓜专利网。
- 上一篇：计算显示页面中块的重要度的方法和系统
- 下一篇：储能组件
