[发明专利]半导体集成电路的制备方法无效
| 申请号： | 200410101632.3 | 申请日： | 2004-12-20 |
| 公开（公告）号： | CN1630062A | 公开（公告）日： | 2005-06-22 |
| 发明（设计）人： | 土田真由美 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/3205 |
| 代理公司： | 北京德琦知识产权代理有限公司 | 代理人： | 王琦;宋志强 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体集成电路的制备方法，所述方法包括以下步骤：形成下层布线；在过孔成形掩模上的一系列交叉点中，由下层布线与上层布线相互交叉后形成的第一交叉点处形成第一过孔；在下层布线与上层布线未发生交叉的第二交叉点位置形成第二过孔，此时，与下层布线相对应的一个金属布线掩模，与上层布线相对应的另一个金属布线掩模，以及拥有大量交叉点的过孔成形掩模相互重叠在一起；在第一过孔中形成与下层布线相连接的第一通路，并在第二过孔中形成不与下层布线相连接的第二通路；形成上层布线，此时，上层布线与第一通路相连接，而利用绝缘层将第二通路覆盖起来。 | ||
| 搜索关键词： | 半导体 集成电路 制备 方法 | ||
【主权项】：
1、一种半导体集成电路的制备方法，包括：步骤一，形成下层布线；步骤二，在过孔成形掩模上的一系列交叉点中，由下层布线与上层布线相互交叉后形成的第一交叉点处形成第一个过孔；在下层布线与上层布线并未发生交叉的第二交叉点位置形成第二个过孔，此时，与下层布线相对应的一个金属布线掩模，与上层布线相对应的另一个金属布线掩模，以及拥有大量交叉点的过孔掩模相互重叠在一起；步骤三，在第一个过孔中形成与下层布线相连接的第一通路，并在第二个过孔中形成不与下层布线相连接的第二通路；步骤四，形成上层布线，此时，上层布线与第一通路相连接，而利用绝缘层将第二通路覆盖起来。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410101632.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
