[发明专利]JPEG解码器无效
| 申请号： | 200410102976.6 | 申请日： | 2004-12-31 |
| 公开（公告）号： | CN1622136A | 公开（公告）日： | 2005-06-01 |
| 发明（设计）人： | 居晓波;刘健 | 申请（专利权）人： | 北京中星微电子有限公司 |
| 主分类号： | G06T9/00 | 分类号： | G06T9/00 |
| 代理公司： | 北京北翔知识产权代理有限公司 | 代理人： | 陈霁 |
| 地址： | 100083北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明披露了一种JPEG解码器，包括同步SRAM和与同步SRAM互联的JPEG硬件编解码核心模块，其特征在于还包括JPEG控制逻辑模块，该JPEG控制逻辑模块与同步SRAM和JPEG硬件编解码核心模块互联，JPEG控制逻辑模块通过其内部状态积产生门控信号；该门控信号与JPEG时钟信号在时钟复用模块中复用为JPEG硬件编解码核心模块的核心模块时钟信号，作为JPEG硬件编解码核心模块的时钟信号，使得在读同步SRAM的Huffman表解码的过程中，当同步SRAM片选信号有效且同步SRAM写使能信号为高电平的情况下核心模块时钟信号没有时钟而当同步SRAM片选信号从有效跳变到无效状态时核心模块时钟信号紧接着一个时钟。 | ||
| 搜索关键词： | jpeg 解码器 | ||
【主权项】：
1.一种JPEG解码器，包括同步SRAM和与同步SRAM互联的JPEG硬件编解码核心模块，其特征在于还包括JPEG控制逻辑模块和时钟复用模块，该JPEG控制逻辑模块与同步SRAM和JPEG硬件编解码核心模块互联，JPEG控制逻辑模块通过其内部状态积产生同步SRAM片选信号和门控信号(block_clk)；所述同步SRAM片选信号是同步SRAM的片选信号，所述门控信号与JPEG时钟信号在时钟复用模块中复用为JPEG硬件编解码核心模块的核心模块时钟信号(jpeg_core_clk)，该核心模块时钟信号作为JPEG硬件编解码核心模块的时钟信号，使得在读同步SRAM的Huffman表解码的过程中，当同步SRAM片选信号(jpeg_sram_cen)有效且同步SRAM写使能信号(jpeg_sram_wen)为高电平的情况下核心模块时钟信号没有时钟而当同步SRAM片选信号从有效跳变到无效状态时核心模块时钟信号紧接着一个时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中星微电子有限公司，未经北京中星微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410102976.6/，转载请声明来源钻瓜专利网。
- 上一篇：用于吉他音板的撑杆
- 下一篇：失火时房屋门窗自动关闭结构
