[发明专利]半导体存储器有效
申请号: | 200410103591.1 | 申请日: | 2004-12-30 |
公开(公告)号: | CN1700356A | 公开(公告)日: | 2005-11-23 |
发明(设计)人: | 山田伸一;藤枝和一郎;池增慎一郎 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | G11C29/00 | 分类号: | G11C29/00;G11C11/40 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 | 代理人: | 赵淑萍 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种半导体存储器,涉及用于确定地检测半导体存储器的存储单元的故障的技术。连接到第一伪信号线的第一伪存储单元具有与真存储单元相同的形状和特性。第一伪存储单元被排列为与最外面的真存储单元相邻。在测试模式期间,电压设置电路将第一伪信号线的电压从第一电压改变到第二电压,以便将测试数据写入第一伪存储单元。通过利用操作控制电路将与测试数据具有相反逻辑的数据写入与第一伪存储单元相邻的真存储单元,可以检测出在彼此相邻的真存储单元和第一伪存储单元之间可能发生的泄露故障。 | ||
搜索关键词: | 半导体 存储器 | ||
【主权项】:
1.一种半导体存储器,包括:以矩阵方式排列的多个真存储单元;分别连接到多个真存储单元行上的多条真信号线,所述真存储单元行中的每一行由在一个方向上排列的真存储单元形成;在其中排列有所述真存储单元的区域外沿所述真信号线布线的第一伪信号线;连接到所述第一伪信号线的第一伪存储单元,所述第一伪存储单元具有与所述真存储单元相同的形状和特性,与所述真存储单元相邻,并且在测试模式期间,预定逻辑电平可写入所述第一伪存储单元; 电压设置电路,所述电压设置电路在正常操作模式期间,将所述第一伪信号线设置到第一电压,以将所述第一伪存储单元保持在非写入状态中,并且在测试模式期间,将所述第一伪信号线设置到第二电压,以将测试数据写入所述第一伪存储单元;和控制对所述真存储单元的访问的操作控制电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410103591.1/,转载请声明来源钻瓜专利网。
- 上一篇:数据传输方法及系统
- 下一篇:用于图分析和同步的方法和系统