[发明专利]使用扫描链及边界扫描的省电方法

摘要

本发明提供一种在同步逻辑ASIC中省电的方法与电路，藉以减少省电电路的管理设计。使用同步逻辑ASIC中的扫描链及边界扫描机构而加以修改，移出同步逻辑ASIC中内部记忆元件的目前状态至一外部记忆体，并保留欲关闭电源的方块中的主要输出值於边界扫描电路的记忆元件中。这种关闭电源的设计在同步的、正反器为主的逻辑电路设计中十分有效率且大量减少电路管理设计。

主权项

1.一种使用扫描链及边界扫描的省电方法，在一具有扫描链电路及边界扫描电路的同步逻辑ASIC中，装入一控制器，让扫描链电路及边界扫描电路的org_s_mode、org_s_enable、org_bs_mode、org_bs_enable、power_off、clock及reset信号输入该控制器而产生一组新的控制信号s_mode、s_enable、bs_mode、bs_enable、pw_switch、scan_clock、bs_clock、mem_if，以下述程序控制扫描链电路及边界扫描电路：a)在同步逻辑ASIC关闭电源时：1)先关闭同步逻辑ASIC的时钟讯号；2)将同步逻辑ASIC的一组主要输出储存在边界扫描电路的记忆体元件中，然後将一外部电路的输入端从该主要输出端切换至边界扫描电路的记忆体元件；3)以扫描链电路将同步逻辑ASIC的内部记忆元件的目前状态移出到一外部记忆体；4)关闭同步逻辑ASIC的电源；b)在同步逻辑ASIC打开电源时：1)打开电源且初始化被关闭电路；2)将外部记忆体所储存的数值经由扫描链电路移回到同步逻辑ASIC的内部记忆元件；3)将外部电路的输入端从边界扫描电路的记忆元件切换至该主要输出端；4)启动时钟讯号。