[发明专利]VCO电路,PLL电路,和数据记录装置无效
| 申请号： | 200410104942.0 | 申请日： | 2004-12-27 |
| 公开（公告）号： | CN1638284A | 公开（公告）日： | 2005-07-13 |
| 发明（设计）人： | 佐野正树;萱沼金司 | 申请（专利权）人： | 恩益禧电子股份有限公司;日本电气株式会社 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/099;G11B20/10 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏;陆弋 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种PLL电路包括相位比较部分，低通滤波器，数字VCO电路，以及分频器。相位比较部分比较输入的时钟信号的相位和分频的信号的相位以检测相位差。所述低通滤波器平均相位比较部分输出的相位差以输出平均的结果来作为频率控制输入。所述数字VCO电路与参考时钟信号同步操作，基于所述频率控制输入而产生同步时钟信号，同时以预定分辨率值为单位控制所述同步时钟信号的相位，所述预定分辨率值是所述参考时钟信号的周期的1/k(k是大于1的自然数)。所述分频器分频所述同步时钟信号以产生分频时钟信号。 | ||
| 搜索关键词： | vco 电路 pll 数据 记录 装置 | ||
【主权项】：
1.一种PLL电路，包括：相位比较部分，用于比较输入时钟信号的相位与分频时钟信号的相位以检测相位差；低通滤波器，用于平均所述相位比较部分输出的相位差以输出平均结果来作为频率控制输入；数字VCO电路，与参考时钟信号同步操作，并且基于所述频率控制输入而产生同步时钟信号，同时以预定分辨率值为单位控制所述同步时钟信号的相位，所述预定分辨率值是所述参考时钟信号的周期的1/k(k是大于1的自然数)；以及分频器，用于分频所述同步时钟信号以产生分频时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司;日本电气株式会社，未经恩益禧电子股份有限公司;日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410104942.0/，转载请声明来源钻瓜专利网。
- 上一篇：有声无声判定装置和有声无声判定方法
- 下一篇：焊锡连接装置
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
