[实用新型]实时配准型的图像帧存无效
申请号: | 200420043380.9 | 申请日: | 2004-03-03 |
公开(公告)号: | CN2708411Y | 公开(公告)日: | 2005-07-06 |
发明(设计)人: | 纪震 | 申请(专利权)人: | 深圳大学 |
主分类号: | G06T3/00 | 分类号: | G06T3/00 |
代理公司: | 深圳市中知专利商标代理有限公司 | 代理人: | 吕晓蕾 |
地址: | 518060广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种实时配准型的图像帧存,它属于一种能够完成实时图像配准运算的图像数据处理装置,其特征在于它包括用于将图像数据输入、输出端分别与输入信号IN和输出信号OUT连接的D触发器,存放有8个图像数据模板的地址且可完成均方帧差和绝对帧差运算的专用数字信号器DSP,将数据按帧结构自行组织的图像存储器,其地址信号端D7-D0与DSP的地址总线DBus相连的帧存,用于按照视频同步信号的触发产生帧存的地址信号的计数器和复杂可编程逻辑电路。本实用新型由于运算速度能力强,在视频同步信号的时钟同步下,能够将存储于帧存中的8个图像模板数据自动从帧存中读出后与输入的实时视频图像数据进行高速的配准运算,完成实时配准。 | ||
搜索关键词: | 实时 配准型 图像 | ||
【主权项】:
1、一种实时配准型的图像帧存,其特征在于它包括一个用于将图像数据输入、输出端分别与输入信号IN和输出信号OUT连接的D触发器,一个存放有8个图像数据模板的地址且可完成均方帧差和绝对帧差运算的专用数字信号器DSP,一个将数据按帧结构自行组织的图像存储器DRAM,其地址信号端D7-D0与DSP的地址总线DBus相连的帧存,一个用于按照视频同步信号的触发产生帧存的地址信号的计数器Counter,一个复杂可编程逻辑电路CPLD。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳大学,未经深圳大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200420043380.9/,转载请声明来源钻瓜专利网。
- 上一篇:中留边双面金属化薄膜电容器
- 下一篇:气焊气割防回火控制器
- 彩色图像和单色图像的图像处理
- 图像编码/图像解码方法以及图像编码/图像解码装置
- 图像处理装置、图像形成装置、图像读取装置、图像处理方法
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像解密方法、图像加密方法、图像解密装置、图像加密装置、图像解密程序以及图像加密程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序以及图像解码程序
- 图像编码方法、图像解码方法、图像编码装置、图像解码装置、图像编码程序、以及图像解码程序
- 图像形成设备、图像形成系统和图像形成方法
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序
- 图像编码装置、图像编码方法、图像编码程序、图像解码装置、图像解码方法及图像解码程序