[实用新型]芯片封装结构无效
申请号: | 200420096523.2 | 申请日: | 2004-09-27 |
公开(公告)号: | CN2791881Y | 公开(公告)日: | 2006-06-28 |
发明(设计)人: | 何昆耀;宫振越 | 申请(专利权)人: | 威盛电子股份有限公司 |
主分类号: | H01L23/12 | 分类号: | H01L23/12;H01L23/48;H01L21/50 |
代理公司: | 北京中原华和知识产权代理有限责任公司 | 代理人: | 寿宁;张华辉 |
地址: | 中国*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型是关于一种芯片封装结构,包括一芯片、由一叠合层以及一抗氧化层所组成的芯片载板、以及至少一导线。其中,抗氧化层是以简易、快速的成膜技术所形成的一非电解电镀金属镀膜,其覆盖在打线接合垫或其他接点的表面上。因此,不需以高成本的电镀设备所形成的镍/金层作为打线接合垫或其他接点的抗氧化层,也不需在芯片载板上制作电镀线或预留电镀线的布局空间,故可减少芯片载板的制程时间与制程成本,且提高芯片载板的有效面积与电气性能。 | ||
搜索关键词: | 芯片 封装 结构 | ||
【主权项】:
1、一种芯片封装结构,其特征在于其包括:一芯片;一芯片载板,用以承载该芯片,并与该芯片电性连接,该芯片载板包括:一叠合层,具有一上表面以及一下表面,且该叠合层还具有至少一打线接合垫位于该上表面;一抗氧化层,覆盖在该打线接合垫的表面,且该抗氧化层是为一非电解电镀金属镀膜;以及至少一导线,连接在该芯片与该打线接合垫之间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司,未经威盛电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200420096523.2/,转载请声明来源钻瓜专利网。