[实用新型]一种纠错译码芯片无效
| 申请号： | 200420112744.4 | 申请日： | 2004-11-12 |
| 公开（公告）号： | CN2788455Y | 公开（公告）日： | 2006-06-14 |
| 发明（设计）人： | 曹松;张玉良;陈斌;沈卫华;陈小敏;孙辉先 | 申请（专利权）人： | 中国科学院空间科学与应用研究中心 |
| 主分类号： | H03M13/00 | 分类号： | H03M13/00;G11B20/18 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司 | 代理人： | 高存秀 |
| 地址： | 100084北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种纠错译码芯片，包括：256字节数据输入伴随式计算电路计算伴随式，同时输入FIFO电路；辅助参数计算电路与伴随式计算电路连接，错误情况判断电路分别与伴随式计算电路和电路相连接，错误情况判断电路判断256字节数据的错误情况；错误位置按错误位置输出电路与错误情况判断电路相连接，错误位置按错误位置输出电路中的纠错选择电路91选择不同的子模块92，93，94和95，按照错误位置输出错误值；各个子模块的输出通过多路选择96输出；FIFO电路的输出和电路的输出连接到纠错译码电路，错误字节计数电路与错误情况判断电路相连，获得错误字节个数，累加后输出。 | ||
| 搜索关键词： | 一种 纠错 译码 芯片 | ||
【主权项】：
1.一种纠错译码芯片，包括：错误值按错误位置输出电路(9)与错误情况判断电路(7)；其特征在于，还包括一伴随式计算电路(5)，待纠错的每块数据(256字节)输入伴随式计算电路(5)，计算伴随式，该256字节数据同时输入FIFO电路(8)；辅助参数计算电路(6)与伴随式计算电路(5)连接，根据伴随式计算电路(5)的输出计算辅助参数；错误情况判断电路(7)分别与伴随式计算电路(5)和辅助参数计算电路(6)相连接，错误情况判断电路(7)根据伴随式计算电路(5)和辅助参数计算电路(6)的输出，判断256字节数据的错误情况；错误值按错误位置输出电路(9)与错误情况判断电路(7)相连接，根据错误情况判断电路(7)的输出结果，错误值按错误位置输出电路(9)中的纠错选择电路(91)选择子模块(92)，子模块(93)，子模块(94)和子模块(95)之一工作，在发生错误的位置输出对应的错误值；最后各个子模块的输出通过多路选择电路(96)选择后输出；FIFO电路(8)的输出和错误值按错误位置输出电路(9)的输出都连接到纠错译码电路(10)，使错误值与待纠错数据对应相加，实现纠错，最后输出时去掉校验字节，完成纠错译码。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院空间科学与应用研究中心，未经中国科学院空间科学与应用研究中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200420112744.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
