[实用新型]半导体电路

摘要

本实用新型提供一种半导体电路，其包含有一半导体基材、一半导体元件具有一漏极区域设于半导体基材上，以及一相反型掺杂区域水平设置于漏极区域旁并与漏极区域相接，其中相反型掺杂区域具有与漏极相反的掺质类型，且其掺质浓度高于半导体基材，而相反型掺杂区域及漏极区域则用来形成一p－n接合区域。形成于相反型掺杂区与漏极之间的p－n接合则可提供一较低的崩溃电压，因此可强化静电放电防护能力；相反型掺杂区可由传统的布植制程所形成，且可与其它的p型掺杂区同时制作，因此，制作相反型掺杂区将不会需要额外的掩膜与布植步骤；由于相反型掺杂区域可于其它掺杂制程中同时制作，因此可降低制造成本。

主权项

1.一种半导体电路，其特征在于所述半导体电路包含有：一半导体基材；一半导体元件具有一漏极区域设于该基材上；以及一相反型掺杂区域水平设置于该漏极区域旁并与该漏极区域相接，其中该相反型掺杂区域具有与该漏极相反的掺杂型态，且其掺质浓度高于该半导体基材，而该相反型掺杂区域及该漏极区域则用来形成一p-n接合区域。