[发明专利]相位比较电路和CDR电路无效
| 申请号： | 200480001493.5 | 申请日： | 2004-03-04 |
| 公开（公告）号： | CN1717868A | 公开（公告）日： | 2006-01-04 |
| 发明（设计）人： | 大友祐辅;野河正史 | 申请（专利权）人： | 日本电信电话株式会社 |
| 主分类号： | H03K5/26 | 分类号： | H03K5/26;H04L7/033;H03L7/08 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 李峥;于静 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种缓和相位比较电路的动作速度，即便是对于高速的数据信号输入也具有稳定的时钟提取功能和数据整形功能的CDR电路。在用具有所输入的数据信号的单位时间宽度的2倍的周期的时钟信号进行动作的相位比较电路中，把表示数据信号的过渡点与时钟信号的过渡点之间的相位差的相位误差信号的脉冲宽度伸长数据信号的单位时间宽度。 | ||
| 搜索关键词： | 相位 比较 电路 cdr | ||
【主权项】：
1.一种相位比较电路，其特征在于：是以具有所输入的数据信号的单位时间宽度的2倍的周期的时钟信号进行动作的相位比较电路，向第1锁存电路和第2锁存电路输入上述数据信号，上述第1锁存电路以第1时钟信号进行锁存，上述第2锁存电路以作为上述第1时钟信号的反转时钟的第2时钟信号进行锁存；向第3锁存电路输入上述第1锁存电路的输出，向第4锁存电路输入上述第2锁存电路的输出，上述第3锁存电路以上述第2时钟信号进行锁存，上述第4锁存电路以上述第1时钟信号进行锁存；把上述第2锁存电路的输出与上述第3锁存电路的输出之间的异或当作第1相位误差信号，把上述第1锁存电路的输出与上述第4锁存电路的输出之间的异或当作第2相位误差信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电信电话株式会社，未经日本电信电话株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480001493.5/，转载请声明来源钻瓜专利网。
