[发明专利]可叠置的半导体器件及其制造方法无效
| 申请号： | 200480001704.5 | 申请日： | 2004-05-31 |
| 公开（公告）号： | CN1723556A | 公开（公告）日： | 2006-01-18 |
| 发明（设计）人： | 定别当裕康 | 申请（专利权）人： | 卡西欧计算机株式会社 |
| 主分类号： | H01L23/538 | 分类号： | H01L23/538;H01L23/498;H01L23/31;H01L25/065;H01L21/68 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 王英 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体封装，包括底板、至少一个半导体结构体、绝缘层、上部互连、下部互连，该半导体结构体形成在底板的一个表面上而且具有形成在半导体衬底上的多个外部连接电极，该绝缘层形成在该底板的一个表面上，环绕半导体结构体，该上部互连形成在该绝缘层上而且每个都包括至少一个互连层，至少一些上部互连连接到半导体结构体的外部连接电极，该下部互连形成在该底板的另一个表面上而且每个都包括至少一个互连层，至少一些下部互连电连接到上部互连。 | ||
| 搜索关键词： | 可叠置 半导体器件 及其 制造 方法 | ||
【主权项】：
1、一种半导体封装，包括：具有一个表面和另一个表面的底板；至少一个半导体结构体，该半导体结构体形成在该底板的所述一个表面上，而且具有半导体衬底和形成在该半导体衬底上的多个外部连接电极；绝缘层，该绝缘层形成在该底板的所述一个表面上，环绕该半导体结构体；多个上部互连，每个所述上部互连形成在该绝缘层上，而且包括至少一个互连层，至少一些所述上部互连连接到该半导体结构体的该外部连接电极；和多个下部互连，每个所述下部互连形成在该底板的所述另一个表面上，而且包括至少一个互连层，至少一些所述下部互连电连接到该上部互连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于卡西欧计算机株式会社，未经卡西欧计算机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480001704.5/，转载请声明来源钻瓜专利网。
- 上一篇：间格袋
- 下一篇：薄膜半导体器件及电光装置、其制造方法及中间掩模
