[发明专利]处理器阵列中的通信有效
| 申请号： | 200480004733.7 | 申请日： | 2004-02-19 |
| 公开（公告）号： | CN1751305A | 公开（公告）日： | 2006-03-22 |
| 发明（设计）人： | 加因德尔·帕内萨尔;安东尼·彼得·约翰·克莱唐;威廉·菲利普·罗宾斯;亚历克斯·奥尔;安德鲁·杜勒 | 申请（专利权）人： | 皮科芯片设计有限公司 |
| 主分类号： | G06F15/80 | 分类号： | G06F15/80 |
| 代理公司： | 北京康信知识产权代理有限责任公司 | 代理人： | 余刚 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 数据在所分配的时隙内在正向从发送处理器基于网络传送到一个或多个接收处理器，并且在相同的所分配的时隙内在反向发送应答信号，以指示接收处理器是否能够接收数据。如果一个或多个接收处理器指示不能接收数据，则在下一个所分配的时隙内重新传送数据。这意味着发送处理器能够确定在时隙周期内是否需要重新传送，但时隙周期的长度仅需要足够用于单向通信。 | ||
| 搜索关键词： | 处理器 阵列 中的 通信 | ||
【主权项】：
1.一种处理器系统，包括：多个处理器；以及网络，用于使所述多个处理器相互连接，其中，至少一个第一处理器被编程，以在预先规定的时间间隔内将数据传送到至少一个相应的第二处理器，并且其中，所述一个或多个第二处理器被编程，以在所述预先规定的时间间隔内接收所传送的数据，其中，在所述一个或多个第二处理器被编程以接收所传送的数据的所述预先规定的时间间隔内，所述一个或多个第二处理器被编程，以将指示其是否能够接受所传送的数据的应答信号传送到所述相应的第一处理器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皮科芯片设计有限公司，未经皮科芯片设计有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480004733.7/，转载请声明来源钻瓜专利网。
