[发明专利]非易失性内存

摘要

本发明揭露了一种利用沟渠电容器而可轻易集成于形成DRAM单元的程序中的非易失性存储器单元。所述非易失性存储器单元包括一晶体管，其形成在产生于基板顶面下方的一沟渠中，且所述晶体管包括一U型浮动栅以作为所述沟渠的内衬；一介电层围绕着所述浮动栅，以将其与沟渠侧壁、底部、以及与位在所述浮动栅所形成的内沟渠上的一控制栅相隔离；一埋藏扩散区域邻接于所述浮动栅的底部；第一以及第二扩散区域位在所述沟渠的第一以及第二侧边上，其中所述第一扩散区域是位在所述基板的表面上，而所述第二扩散区域则是自所述表面延伸，并且耦接至所述埋藏扩散区域；此外，一字符线则耦接至所述控制栅。

主权项

1.一种非易失性存储器单元，包括：一基板，其具有含一沟渠的一顶面；一晶体管，其位在所述沟渠之中，所述晶体管包括浮动栅以及控制栅，且所述浮动栅是衬于所述沟渠的内衬中而形成U型；一浮动栅介电层，其围绕所述浮动栅，以将所述浮动栅与所述基板分开以及与所述控制栅分开，其中，所述控制栅是位于由所述浮动栅所形成的一沟渠中，且该浮动栅介电层将所述控制栅与所述浮动栅分开；一埋藏扩散区域，其邻接所述沟渠的一底部；一第一扩散区域，其位在所述沟渠一第一侧边上的基板表面上；以及一第二扩散区域，其位在所述沟渠的一第二侧边上。