[发明专利]集成电路内的数据保持锁存器提供有效
申请号: | 200480007397.1 | 申请日: | 2004-03-17 |
公开(公告)号: | CN1761927A | 公开(公告)日: | 2006-04-19 |
发明(设计)人: | T·M·奥斯丁;D·T·布劳夫;T·N·马奇;K·弗劳特纳 | 申请(专利权)人: | ARM有限公司;密执安大学 |
主分类号: | G06F1/32 | 分类号: | G06F1/32;G06F9/38;G06F11/16 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 杨凯;王勇 |
地址: | 英国*** | 国省代码: | 英国;GB |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供一种集成电路,包括:多个处理级,所述处理级中至少一个具有可用于对至少一个处理级输入值执行处理操作以产生处理逻辑输出信号的处理逻辑;以及低功率模式控制器,可用于控制所述集成电路在所述集成电路执行所述处理操作的工作模式与所述集成电路保持信号值但不执行所述处理操作的待机模式之间转换;其中所述处理级中所述至少一个具有:不延迟锁存器,可用于在不延迟捕捉时间捕捉所述处理逻辑输出信号的不延迟值;以及延迟锁存器,可用于在所述工作模式期间在延迟捕捉时间捕捉所述处理逻辑输出信号的延迟值,所述延迟捕捉时间迟于所述不延迟捕捉时间,所述不延迟值在所述延迟捕捉时间之前作为处理级输入值传递给后续处理级,以及所述不延迟值与所述延迟值之间的差异表明所述处理操作在所述不延迟捕捉时间未完成;所述延迟锁存器可用于在所述待机模式期间在所述不延迟锁存器断电及丢失所述不延迟值时保持所述延迟值;以及所述延迟锁存器制作成具有低功耗。 | ||
搜索关键词: | 集成电路 数据 保持 锁存器 提供 | ||
【主权项】:
1.一种集成电路,包括:多个处理级,所述处理级中至少一个具有处理逻辑,可用于对至少一个处理级输入值执行处理操作以产生处理逻辑输出信号;以及低功率模式控制器,可用于控制所述集成电路在其中所述集成电路执行所述处理操作的工作模式与其中所述集成电路保持信号值但不执行所述处理操作的待机模式之间转换;其中所述处理级中所述至少一个具有:不延迟锁存器,可用于在不延迟捕捉时间捕捉所述处理逻辑输出信号的不延迟值;以及延迟锁存器,可用于在所述工作模式期间在延迟捕捉时间捕捉所述处理逻辑输出信号的延迟值,所述延迟捕捉时间迟于所述不延迟捕捉时间,所述不延迟值在所述延迟捕捉时间之前作为处理级输入值传递给后续处理级,以及所述不延迟值与所述延迟值之间的差异表明在所述不延迟捕捉时间未完成所述处理操作;所述延迟锁存器可用于在所述待机模式期间当所述不延迟锁存器断电并且易受到所述不延迟值的损失时保持所述延迟值;以及所述延迟锁存器制作成具有低静态功耗。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司;密执安大学,未经ARM有限公司;密执安大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200480007397.1/,转载请声明来源钻瓜专利网。
- 上一篇:车辆用液压工作式自动变速器的控制装置
- 下一篇:射灯瞄准目标直线车
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置