[发明专利]动态半导体存储器件有效
| 申请号： | 200480010003.8 | 申请日： | 2004-04-13 |
| 公开（公告）号： | CN1774767A | 公开（公告）日： | 2006-05-17 |
| 发明（设计）人： | 砂永登志男;细川浩二;宫武久忠 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 康建峰 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据本发明能够用简单的电路配置实现DRAM，其允许通过详细地设置刷新周期有效地减小刷新电流。存储单元阵列分成64个子阵列，并且每个子阵列还分成8个块。刷新周期控制电路(RCCC)包括用于设置1或1/2的分频比的熔丝电路(FC0)、用于按设置的分频比将预解码信号(ZLI0)的频率分频的分频器(FD0)、用于设置1或1/4的分频比的熔丝电路(FC1至FC8)、以及用于按设置的分频比将预解码信号(ZLI1至ZLI8)分频的分频器(FD1至FD8)。刷新周期控制电路(RCCC)能够为64个子阵列设置64ms或128ms刷新周期，以及为512个块设置64ms或256ms刷新周期。 | ||
| 搜索关键词： | 动态 半导体 存储 器件 | ||
【主权项】：
1.一种动态半导体存储器件，包括：包括多个存储单元的存储单元阵列，存储单元阵列分成多个块；用于将行地址信号解码并产生块选择信号的块解码器；用于按预置的分频比将块选择信号分频以便为块设置刷新周期的刷新周期控制电路；以及用于响应于块选择信号选择块的行解码器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480010003.8/，转载请声明来源钻瓜专利网。
- 上一篇：分析系统和规程
- 下一篇：CDMA通信系统中使用天线阵列的传输
