[发明专利]信号完整性检查电路无效
| 申请号： | 200480014553.7 | 申请日： | 2004-05-11 |
| 公开（公告）号： | CN1795511A | 公开（公告）日： | 2006-06-28 |
| 发明（设计）人： | 陈毓明;孙人舟;K·K·叶;黄天为 | 申请（专利权）人： | 爱特梅尔股份有限公司 |
| 主分类号： | G11C11/34 | 分类号： | G11C11/34 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 李玲 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于集成电路的信号完整性检查电路(10)，它检测包括加载到存储单元的数据是否有效或不正确并将结果标志出来。集成电路包括多个相邻设置并基本相同的存储单元(13、14)，它们共享共同的时钟线(15)并从共同的数据输入线(16)加载数据。共同的复位线(R)也可被提供。存储单元可以是触发器、锁存器、RAM等。诸如NAND门的逻辑门(19)接收存储单元输出(Q)和标志不正确加载数据(20)。存储单元输入侧和输出侧的反相器(17、18)使其具有与另一存储单元相反的状态。信号完整性检测电路在上电或启动期间或在发生数据加载的其它时间确保加载的正确。 | ||
| 搜索关键词： | 信号 完整性 检查 电路 | ||
【主权项】：
1.一种信号完整性检查电路，包括：多个彼此相邻地定位在集成电路基板上的多个存储单元，每个所述存储单元具有时钟输入、数据输入和数据输出，所有所述存储单元的时钟输入端连接于共同的复位信号线，所有所述存储单元的数据输入端连接于共同的数据输入线以接收将要装载于其内的数据；以及逻辑门，所述逻辑门具有连接于每个所述存储单元的数据输出端的一组输入以及具有提供标志信号作为信号完整性检查电路输出的输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱特梅尔股份有限公司，未经爱特梅尔股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480014553.7/，转载请声明来源钻瓜专利网。
