[发明专利]NROM半导体存储器件和制造方法无效

专利信息
申请号: 200480014879.X 申请日: 2004-05-05
公开(公告)号: CN1799139A 公开(公告)日: 2006-07-05
发明(设计)人: 弗兰兹·霍夫曼;额尔哈德·兰德拉夫;麦克尔·斯贝柯特 申请(专利权)人: 印芬龙科技股份有限公司
主分类号: H01L21/8246 分类号: H01L21/8246;H01L27/115;H01L21/336
代理公司: 中科专利商标代理有限责任公司 代理人: 朱进桂
地址: 德国*** 国省代码: 德国;DE
权利要求书: 查看更多 说明书: 查看更多
摘要: 制造NROM半导体存储器件的方法和相应的器件。包括步骤:在半导体衬底的沟槽内沿第一方向的行并沿第二方向缝隙设置多个间隔的u形MOSFET(T1、T2、T3;T1’、T2’、T3’),u形MOSFET包括多层机制,尤其是用于限制电荷的ONO介质;在位于与缝隙平行的行之间的中间间隔中的u形MOSFET之间设置源极/漏极区域;在相邻缝隙的u形MOSFET之间的源极/漏极中设置绝缘沟槽,直到半导体衬底的特定深度,所述绝缘沟槽将源极/漏极切割成各个位线;利用绝缘材料来填充绝缘沟槽;并且设置字线,用于连接u形MOSFET的各个行。
搜索关键词: nrom 半导体 存储 器件 制造 方法
【主权项】:
1、一种用于制造NROM办半导体存储器件的方法,具有步骤:在半导体衬底(1)的沟槽(2)中,沿第一方向(x)的行并且沿第二方向(y)的列设置多个u形MOSFET(T1、T2、T3;T1’、T2’、T3’),所述多个u形MOSFET互相分离并且具有多层介质,所述介质尤其是适用于限制电荷的ONO或Al2O3介质(5);在与列平行的行之间的间隔中的u形MOSFET(T1、T2、T3;T1’、T2’、T3’)之间设置源极/漏极区域(15);在相邻列的u形MOSFET(T1、T2、T3;T1’、T2’、T3’)之间的源极/漏极(15)中设置绝缘区(20)直到半导体衬底(1)的特定深度,所述绝缘沟槽将器件/漏极区域(15)切割成各个位线(BL1-BL4);用绝缘材料(10”、10)填充绝缘沟槽(20);以及设置字线(WL1、WL2),用于连接u形MOSFET(T1、T2、T3;T1’、T2’、T3’)的各个行。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于印芬龙科技股份有限公司,未经印芬龙科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200480014879.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top