[发明专利]具有集成的掺杂沟道的参数确定的半导体复合结构、用于其生产和应用的方法

摘要

已公开的参数确定的半导体复合结构单一功能地工作。为了在同时最大的一致性下实现更大的灵活性，根据本发明的参数确定的半导体复合结构(TEMPOS)具有作为掺杂沟道的纳米级的孔隙(VP)以及在由电绝缘的材料构成的层(EIL)的表面上的孔隙(VP)之间的、由导电的材料(ECM)构成的高阻的覆层，其中形成电阻，它支持附加的载流子在半导体复合结构(PSC)中垂直的迁移，然而阻止在同一侧的电极(o，w)之间的水平迁移。用于半导体复合结构(TEMPOS)的功能调节的基本参数涉及孔隙(VP)的构造以及导电的材料(ECM)的构造，其中该半导体复合结构(TEMPOS)还可以包括差分负电阻(NERPOS)。优选的是孔隙(VP)可以通过离子辐射借助随后的蚀刻而产生，其中蚀刻持续时间决定了孔隙深度和孔隙直径。导电的材料(ECM)可以优选地由导电的纳米团簇(DNC)或者湿度敏感的富勒烯(MOSBIT)构成。应用涉及在模拟和数字实施形式中的、电子的、光电的、湿电子的以及传感器的半导体元器件，这些半导体元器件具有有源的和无源的、热学的、电阻性的、电容性的、频率相关的、化学的和/或抗辐射的特性。

主权项

1.参数确定的半导体复合结构，具有至少一个半导体衬底，该半导体衬底具有可选择的p型或n型掺杂以及导电能力和一个邻接的平面的层，该平面的层由电绝缘的、具有基本上垂直集成的掺杂沟道的材料构成，具有可选择的导电能力的一种导电材料被置入这些掺杂沟道中，其中载流子在该半导体复合结构中迁移，及该复合结构还具有由多个在由电绝缘材料构成的所述层上和在所述半导体衬底上设置的电极构成的电接触结构，其特征在于，这些掺杂沟道被构造为在所述由电绝缘的材料构成的层(EIL)中具有可选择的分布、以及具有可选择的孔隙直径、孔隙深度和孔隙形状的纳米级的孔隙(VP)，并且所述由电绝缘的材料构成的层(EIL)的表面以置入这些孔隙(VP)中的材料或者以另外的、导电的但是表现高阻特性的材料(ECM)在产生一个可选择的电阻的情况下覆盖，该电阻阻止了载流子在两个位于所述由电绝缘的材料构成的层(EIL)上、互相之间隔开地设置的、结构化的上电极(o，v)之间的基本上水平的迁移，在这两个电极之间，通过不同的电位的可选择的施加而产生一个可选择的电位变化，然而该电阻支持在该半导体复合结构(PSC)中载流子向被设置在该半导体衬底上的、结构化的下电极(w)的基本上垂直的迁移。