[发明专利]外延基片的制备方法有效
申请号: | 200480015751.5 | 申请日: | 2004-05-19 |
公开(公告)号: | CN1802739A | 公开(公告)日: | 2006-07-12 |
发明(设计)人: | 布鲁斯·富尔 | 申请(专利权)人: | 硅绝缘体技术有限公司 |
主分类号: | H01L21/78 | 分类号: | H01L21/78;H01L21/20;C23C16/44;C23C14/00 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 丁香兰 |
地址: | 法国*** | 国省代码: | 法国;FR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种外延基片的制备方法,特别是制备GaN、SiGe、AIN或InN外延基片的方法。本发明的目的是提供一种外延基片的制备方法,该方法能够进一步降低基片的影响,同时在经济上也是可行的。本发明的目的通过下述步骤实现:提供底层基片,在底层基片中注入原子物质以产生较弱的层状区,在第一温度下在底层基片表面提供外延加强层,和在更高的第二温度下分离加强层,特别是与底层基片的子层一起从底层基片残余部分上分离,由此使所分离的材料产生伪基片,在该伪基片上提供均相外延层或异质外延层。 | ||
搜索关键词: | 外延 制备 方法 | ||
【主权项】:
1.一种外延基片的制备方法,特别是GaN、SiGe、AlN或InN外延基片的制备方法,所述方法包含以下步骤:-提供晶体底层基片(1);-向底层基片(1)中注入原子物质,特别是氢离子和/或稀有气体,在底层基片(1)内部产生基本平行于底层基片(1)的表面(2)的层状区(4),由此在底层基片残余部分(11)和子层(6)之间限定弱界面;-在第一预定温度范围内,在底层基片(1)的子层(6)的表面上生长异质外延加强层(7);-由于在第二预定温度范围中的热处理,将所述加强层(7)和所述底层基片(1)的子层(6)一起从底层基片的残余部分(11)上拆分下来,以产生伪基片(10),所述第二预定温度范围的温度比所述第一温度范围的温度高;和-在所述伪基片(10)上生长均相外延层或异质外延层(14)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于硅绝缘体技术有限公司,未经硅绝缘体技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200480015751.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造