[发明专利]扫描测试设计方法、扫描测试电路、扫描测试电路插入用计算机辅助设计程序、大规模集成电路及携带式数码机器无效
| 申请号： | 200480016244.3 | 申请日： | 2004-07-08 |
| 公开（公告）号： | CN1806179A | 公开（公告）日： | 2006-07-19 |
| 发明（设计）人： | 宝积雅浩 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 汪惠民 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在扫描测试电路设计中，在时钟树T的每个最后级元件101f中，使由该最后级元件101f所驱动的多个触发器电路互相串联(102a互相串联、102b互相串联、102c互相串联…)，构成子扫描链。然后，使从时钟树T的时钟供给点S算起的相对级数差最小(即，级数差为一级)的子扫描链互相连接。在使子扫描链互相进一步连接的时候，按从时钟延迟大的触发器电路向时钟延迟小的触发器电路进行数据移入的顺序连接。因此，插入在移位寄存器的数据传输线中、用以保证扫描移位寄存器的移位工作中的保持时间的延迟元件的数量减少，能够控制功耗。 | ||
| 搜索关键词： | 扫描 测试 设计 方法 电路 插入 用计 辅助设计 程序 大规模集成电路 携带式 数码 机器 | ||
【主权项】：
1.一种扫描测试设计方法，以具有许多扫描触发器电路作为扫描测试电路、相对所述许多扫描触发器电路的时钟端构成有时钟树的半导体集成电路为对象，其特征在于：着眼于位于所述时钟树的最后一级的多个最后级元件，在每个该最后级元件中，使由各个该最后级元件所驱动的多个扫描触发器电路互相串联，构成扫描移位寄存器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480016244.3/，转载请声明来源钻瓜专利网。
