[发明专利]用于铜金属化的ALD氮化钽的集成无效
申请号: | 200480016336.1 | 申请日: | 2004-06-10 |
公开(公告)号: | CN1806325A | 公开(公告)日: | 2006-07-19 |
发明(设计)人: | 钟华;尼尔玛蕾·麦提;吉克·余;洛德里克·克莱格·莫斯理;张镁 | 申请(专利权)人: | 应用材料公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 | 代理人: | 赵飞 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种在集成处理装置中使用的方法和设备,用于沉积氮化钽阻挡层。在通过远程产生的等离子体进行的清洁步骤之后,通过原子层沉积来沉积氮化钽,并且通过PVD来沉积钽。将氮化钽从电介质层中的特征的底部被去除,以露出所沉积的氮化钽下方的导电材料。可选地,在去除步骤之后,可以通过物理气相沉积来沉积附加的钽层。可选地,氮化钽沉积和钽沉积可以发生在同一处理室中。最后沉积晶种层。 | ||
搜索关键词: | 用于 金属化 ald 氮化 集成 | ||
【主权项】:
1.一种在半导体衬底上形成金属互连的方法,包括:在阻挡层沉积之前,通过在远程等离子体源中产生等离子体、将来自所述等离子体的自由基输送到包含所述衬底的第一处理室、以及使形成在电介质层中的特征与所述自由基接触,来清洁形成在所述电介质层中的所述特征并暴露所述电介质层下方的导电材料;在第二处理室中,在1和10Torr之间的压力以及200和300℃之间的温度下,通过原子层沉积在所述特征内沉积氮化钽层;在第三处理室中通过物理气相沉积在所述氮化钽层上沉积钽层;在第四处理室中等离子体刻蚀所述钽层和所述氮化钽层,以去除在所述特征的底部处的所述钽层和所述氮化钽层的至少一部分,来露出所述导电材料;通过物理气相沉积在所述钽层上可选地沉积附加的钽或铜;以及在第五处理室中,在所述导电材料和所述钽层上沉积晶种层,其中,所述第一处理室、所述第二处理室、所述第三处理室、所述第四处理室、以及所述第五处理室位于集成装置中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于应用材料公司,未经应用材料公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200480016336.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造