[发明专利]1T1C SRAM无效
| 申请号： | 200480020439.5 | 申请日： | 2004-07-14 |
| 公开（公告）号： | CN1823390A | 公开（公告）日： | 2006-08-23 |
| 发明（设计）人： | 孙正德 | 申请（专利权）人： | 兹莫斯技术有限公司 |
| 主分类号： | G11C11/24 | 分类号： | G11C11/24 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 徐谦;杨红梅 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了存储器电路和方法，其提供与高密度动态存储器(DRAM)，如1T1C(1晶体管和1电容器)存储器单元的接口，从而提供了与静态存储器(SRAM)的完全兼容性。所述电路克服了DRAM的、如与恢复和刷新相联系的缺陷，所述缺陷已经阻碍了针对SRAM兼容器件的对DRAM核心的全面利用。所述电路可单独地或更优选地组合地结合本发明的许多方面，包括用于限制最大页面模式周期时间的脉冲化字线结构、带有任选地址缓冲的地址持续期比较功能、以及在写控制信号禁止之后开始写操作的迟写功能。 | ||
| 搜索关键词： | t1c sram | ||
【主权项】：
1.一种存储器电路，具有配置用来仿真静态存储器的动态存储器单元，包括：动态存储器单元阵列；内部地址产生电路，配置成接收地址和命令信息并且产生内部地址；解码器电路，用于接收所述内部地址并且控制对所述动态存储器单元的存取；以及装置，当被所述解码器电路触发时用于产生到所述动态存储器的字线输出，并且其在非页面模式下响应于最大周期时间(tRC)或在页面模式下响应于最大页面模式周期时间(tPMRC)而终止。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于兹莫斯技术有限公司，未经兹莫斯技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480020439.5/，转载请声明来源钻瓜专利网。
