[发明专利]电压源的结构和方法无效
| 申请号： | 200480022434.6 | 申请日： | 2004-07-27 |
| 公开（公告）号： | CN1894651A | 公开（公告）日： | 2007-01-10 |
| 发明（设计）人： | D·蒂默曼斯 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | G06F1/26 | 分类号： | G06F1/26;G06F1/32;G06F17/50 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 龚海军;梁永 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 图1c示出了一个逻辑树10c，逻辑树10c包括在根部11c连接的多个逻辑路径(27、29、31、33)。每个路径的长度代表在标称电源电压上这个路径的延迟。如图3c所示按照每个逻辑路径的延迟对逻辑树10c的电压源结构进行分割。例如，为具有最坏情况下的延迟的逻辑路径(29)提供电压电平V1，例如标称电源电压。为具有较短延迟的逻辑路径(27)和(31)提供第二电压电平V2，第二电压电平V2小于第一电压电平V1。为具有更短延迟的逻辑路径(33)提供第三电压电平V3，第三电压电平V3小于V2和V1。所述的电压源结构可以减小电压电平，因而可以减小功耗，但又不会增加逻辑树10c的总的最坏情况下的延迟。 | ||
| 搜索关键词： | 电压 结构 方法 | ||
【主权项】：
1.一种用于集成电路的电压源结构，集成电路包括具有多个逻辑路径的一个或多个逻辑树，每个逻辑路径在特定的电压电平上都有一个相关的延迟，其特征在于：对所述电压源结构进行分割，以便按照这个逻辑路径的延迟预先确定提供给特定逻辑路径的电压电平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480022434.6/，转载请声明来源钻瓜专利网。
