[发明专利]非易失性存储器的可选择块保护无效
| 申请号： | 200480024568.1 | 申请日： | 2004-09-21 |
| 公开（公告）号： | CN1842775A | 公开（公告）日： | 2006-10-04 |
| 发明（设计）人： | R·V·迪卡洛 | 申请（专利权）人： | 爱特梅尔股份有限公司 |
| 主分类号： | G06F12/16 | 分类号： | G06F12/16 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 钱慰民 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有多个管脚的半导体非易失性存储设备(100)，这些包括写保护管脚(WP#)、串行输入管脚(SI)和带有输入－输出(I/O7-0)管脚加上其它管脚的可选并行数据总线，它们都与存储器阵列(104)，特别是与定义了要保护哪些扇区(104B)或子扇区组的扇区保护寄存器104A电通信。由使用经由串行输入管脚或并行数据总线的软件命令或由写保护管脚上提供的信号来选择性地控制扇区保护。逻辑(106)即刻确定是该写保护管脚还是所述命令正控制所述扇区保护的。 | ||
| 搜索关键词： | 非易失性存储器 可选择 保护 | ||
【主权项】：
1.一种半导体非易失性存储设备，该设备包括：在多个扇区当中具有扇区保护寄存器的存储器阵列；经由多个管脚与所述存储器阵列连通的接口，所述多个管脚包括写保护(WP#)管脚以及串行输入(SI)管脚和带有多个输入-输出(I/O7-0)管脚的并行数据总线中的任何一个或多个，其中所述写保护(WP#)管脚电连接至使用一信号控制所述扇区保护的装置；命令解释装置，该装置使用送入所述命令解释装置的命令来控制扇区保护和所述扇区保护寄存器；以及连接至所述命令解释装置和所述写保护(WP#)管脚的逻辑装置，该装置用于即刻确定是所述写保护(WP#)管脚还是所述命令解释装置正在控制所述扇区保护。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱特梅尔股份有限公司，未经爱特梅尔股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480024568.1/，转载请声明来源钻瓜专利网。
