[发明专利]具有防静电放电保护的集成电路

摘要

本发明涉及一种具有防静电放电保护的集成电路，包括一个晶体管(T)，它利用一个漏极和源极接线端(T1、T2)与用于施加第一供电电位(V_DD)的接线端(1)连接并利用另一个漏极和源极接线端(T1、T2)与用于施加第二供电电位(V_SS)的接线端连接。第一电容(C1)和第二电容(C2)作为电容分压器连接在用于施加第一供电电位的接线端和用于施加第二供电电位的接线端之间。第一和第二电容的共用连接节点(K3)与晶体管的控制输入端(T3)连接。在放电情况下，晶体管导电并因此短接用于施加第一供电电位的接线端(1)和用于施加第二供电电位的接线端(2)之间不适用功能单元按规定运行的电压。

主权项

1.具有防静电保护的集成电路，具有-用于施加第一供电电位(VDD)的接线端(K1)，-用于施加第二供电电位(VSS)的接线端(K2)，-有待处理数字信号的接线端(DIO)，-具有源级接线端(T1)、漏极接线端(T2)和用于施加控制电压的控制输入端(T3)的晶体管(T)，-第一电容(C1)，-第二电容(C2)，-电阻(R)，-包括逻辑门电路和存储单元的功能单元(SZ)，-其中，晶体管(T)利用一个漏极和源极接线端(T1、T2)与用于施加第一供电电位(VDD)的接线端(K1)连接并利用另一个漏极和源极接线端(T1、T2)与用于施加第二供电电位(VSS)的接线端(K2)连接，-其中，第一电容(C1)连接在用于施加第一供电电位(VDD)的接线端(K1)和晶体管的控制输入端(K3)之间，-其中，第二电容(C2)连接在晶体管的控制输入端(T3)和用于施加第二供电电位(VSS)的接线端(K2)之间，-其中，电阻(R)连接在晶体管的控制输入端(T3)和用于施加第二供电电位(VSS)的接线端(K2)之间，-其中，功能单元(SZ)与用于施加第一供电电位(VDD)的接线端(K1)、用于施加第二供电电位(VSS)的接线端(K2)和用于写入和读出数据的接线端(DIO)连接，-其中，功能电路(SZ)在通过接线端(K1)和(K2)输送供电电压的情况下在按规定的运行中进行数字信号处理。