[发明专利]用于经由总线传送打包字的电子数据处理电路有效
| 申请号： | 200480033478.9 | 申请日： | 2004-11-03 |
| 公开（公告）号： | CN1879095A | 公开（公告）日： | 2006-12-13 |
| 发明（设计）人： | 米林德·M·库尔卡尼;比约·托马斯 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 王英 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种电子数据处理电路，包括具有数据输出端的多个数据处理单元(10a－d，16a－b)，至少部分该数据处理单元具有地址输出端。该数据处理单元向总线提供优先可选长度的字。安排总线控制器(20)控制在连续的访问周期中对总线的访问。总线控制器(20)使得来自该多个数据处理单元(10a－d，16a－b)中相应数据处理单元的多个数据字的数据比特，在同一总线周期中被组合放到数据线上。该总线控制器使得由该多个数据处理单元(10a－d，16a－b)中的该相应数据处理单元提供给该多个数据字中的相应数据字的写地址，在多个相应总线周期中被放到地址线上。优选地，调整总线线路上的数据字的时间或空间安排，以使得总线上逻辑电平改变的个数最少。 | ||
| 搜索关键词： | 用于 经由 总线 传送 打包 电子 数据处理 电路 | ||
【主权项】：
1、一种电子数据处理电路，所述电路包括：-具有数据输出端的多个数据处理单元(10a-d，16a-b)，至少部分所述数据处理单元具有地址输出端；-具有地址线和数据线的总线(14)，所述数据线支持在一个总线周期中同时传送多至最大比特数；-总线控制器(20)，连接至所述数据处理单元，并用于控制在连续的访问周期中对所述总线的访问，所述总线控制器(20)用于在同一总线周期中，使得来自所述数据处理单元(10a-d，16a-b)中相应数据处理单元的、小于所述最大比特数的多个数据字的数据比特相组合地放到所述数据线上，所述总线控制器(20)使得在多个相应的总线周期中，把由所述数据处理单元(10a-d，16a-b)中的所述相应数据处理单元提供给所述多个数据字中相应数据字的写地址放到所述地址线上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480033478.9/，转载请声明来源钻瓜专利网。
- 上一篇：邮件服务器和用于发送电子邮件的方法
- 下一篇：电子功能继电器
