[发明专利]在MOSFET结构中形成应变Si-沟道的方法有效
申请号: | 200480037376.4 | 申请日: | 2004-11-30 |
公开(公告)号: | CN1894775A | 公开(公告)日: | 2007-01-10 |
发明(设计)人: | Y·波诺马雷夫 | 申请(专利权)人: | 皇家飞利浦电子股份有限公司 |
主分类号: | H01L21/20 | 分类号: | H01L21/20 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 张雪梅;梁永 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 在衬底(1)上形成应变的Si层的方法,包括形成:在Si表面上的外延SiGe层(4),和通过在外延SiGe层(4)之上外延生长Si层来形成应变的Si层,由于外延生长该Si层被应变,其中衬底(1)是绝缘体上硅衬底,其具有支撑层(1)、埋置的二氧化硅层(BOX)和单晶Si表面层(3),该方法还包括:Si表面层(3)和外延SiGe层(4)的离子注入,以将Si表面层(3)转换为非晶Si层(3B),并将一部分外延SiGe层(4)转换为非晶SiGe层(5),外延SiGe层(4)的另一部分为剩余单晶SiGe层(6),非晶Si层(3B)、非晶SiGe层和剩余的单晶SiGe层(6)在埋置的二氧化硅层(BOX)上形成层状叠层(3B、5、6),非晶Si层(3B)与埋置的二氧化硅层(BOX)相邻。 | ||
搜索关键词: | mosfet 结构 形成 应变 si 沟道 方法 | ||
【主权项】:
1.一种在衬底(1)上形成应变的Si层的方法,包括:在单晶硅Si表面上形成外延SiGe层(4),在所述外延SiGe层(4)之上通过外延生长所述Si层形成所述应变的Si层,由于所述外延生长所述Si层具有应变的状态,其特征在于:所述衬底(1)是绝缘体上硅衬底,其包括支撑层(1)、埋置的二氧化硅层(BOX)和单晶Si表面层(3),所述的方法还包括:离子注入所述Si表面层(3)和所述外延SiGe层(4),以将所述Si表面层(3)转换为非晶Si层(3B)并将一部分所述外延SiGe层(4)转换为非晶SiGe层(5),所述外延SiGe层(4)的另一部分是剩余单晶SiGe层(6),所述非晶Si层(3B)、所述非晶SiGe层和所述剩余单晶SiGe层(6)在所述埋置的二氧化硅层(BOX)上形成层状叠层(3B、5、6),所述非晶Si层(3B)与所述埋置的二氧化硅层(BOX)相邻。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司,未经皇家飞利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200480037376.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造