[发明专利]延迟故障测试电路以及相关方法无效
申请号: | 200480039163.5 | 申请日: | 2004-12-17 |
公开(公告)号: | CN1902502A | 公开(公告)日: | 2007-01-24 |
发明(设计)人: | A·米塔尔 | 申请(专利权)人: | 皇家飞利浦电子股份有限公司 |
主分类号: | G01R31/3183 | 分类号: | G01R31/3183 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 吴立明;张志醒 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种延迟故障测试电路,该延迟故障测试电路用于响应于与将要测试的被设置为以不同速度运行的逻辑电路相关联的两个相应不同频率时钟信号来产生两时钟脉冲序列,并且被如此设置使得时钟脉冲中第二个的上升沿被对准,并且该电路进一步包括:计数装置,用于产生参考计数值,用于在所述计数值达到第一阈值时开始该两个时钟脉冲中第一个时钟脉冲的装置,用于在所述计数值达到第二阈值时结束该两个时钟脉冲中第一个时钟脉冲的装置,用于在所述计数值达到第三阈值时开始该两个时钟脉冲中第二个时钟脉冲的装置,用于在所述计数值达到第四阈值时结束该两个时钟脉冲中第二个时钟脉冲的装置,其中第三阈值对于两个输入时钟信号是公共的,而第一、第二和第四阈值基于时钟信号各自的频率。 | ||
搜索关键词: | 延迟 故障测试 电路 以及 相关 方法 | ||
【主权项】:
1.延迟故障测试电路,用于响应于与被设置为以不同速度运行的逻辑电路相关联的不同频率的两个相应时钟信号来产生两时钟脉冲序列,并且被如此设置使得时钟脉冲中第二个的上升沿被对准,该电路包括:计数装置,用于产生参考计数值;用于在所述计数值达到第一阈值时开始该两个时钟脉冲中第一个时钟脉冲的装置;用于在所述计数值达到第二阈值时结束该两个时钟脉冲中第一个时钟脉冲的装置;用于在所述计数值达到第三阈值时开始该两个时钟脉冲中第二个时钟脉冲的装置;用于在所述计数值达到第四阈值时结束该两个时钟脉冲中第二个时钟脉冲的装置;其中第三阈值对于两个输入时钟信号是公共的,而第一、第二和第四阈值基于时钟信号各自的频率。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司,未经皇家飞利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200480039163.5/,转载请声明来源钻瓜专利网。