[发明专利]具有高弛豫和低堆垛层错缺陷密度的薄SGOI晶片的制作方法有效
申请号: | 200480040518.2 | 申请日: | 2004-01-16 |
公开(公告)号: | CN1906742A | 公开(公告)日: | 2007-01-31 |
发明(设计)人: | 陈华杰;斯蒂芬·W.·贝戴尔;德温得拉·K.·萨达纳;丹·M.·莫库塔 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 王永刚 |
地址: | 美国*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种形成绝缘体上硅锗(SGOI)结构的方法。硅锗层(104)被淀积(300)在SOI晶片(102,100)上。执行硅锗层和硅层的热混合(302),以便形成具有高弛豫和低堆垛层错缺陷密度的厚SGOI(106)。然后将硅锗层(110)减薄(306)到所希望的最终厚度。锗浓度、弛豫量、以及堆垛层错缺陷密度不被此减薄工艺改变。从而得到具有高弛豫和低堆垛层错缺陷密度的薄的SGOI膜。然后,硅层(112)被淀积在此薄的SGOI晶片上。减薄的方法包括低温(550-700℃)HIPOX或蒸汽氧化、外延工作室中的原位氯化氢腐蚀、或CMP。用修整CMP、原位氢烘焙、以及应变硅淀积过程中的硅锗缓冲层、或利用氯化氢、DCS、以及锗烷的气体混合物在氢环境中对晶片进行加热,来整平HIPOX或蒸汽氧化减薄所引起的粗糙硅锗表面。 | ||
搜索关键词: | 具有 高弛豫 堆垛 缺陷 密度 sgoi 晶片 制作方法 | ||
【主权项】:
1.一种在具有低堆垛层错缺陷密度的绝缘体上硅锗(SGOI)结构上形成应变硅层的方法,此方法包括下列步骤:在绝缘体(100)上提供具有非应变硅层(102)的绝缘体上硅(SOI)衬底;在所述硅层上淀积(300)第一硅锗层(104);对所述第一硅锗层与所述硅层进行热混合(302),以便将所述第一硅锗层和所述硅层转变成弛豫的硅锗层(106);对所述弛豫的硅锗层进行减薄(304,306);以及在所述弛豫的硅锗层上,淀积(310)应变的硅层(112)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200480040518.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造