[发明专利]在失效期间维持数据存储系统运行的技术无效
| 申请号： | 200480042560.8 | 申请日： | 2004-12-10 |
| 公开（公告）号： | CN101076784A | 公开（公告）日： | 2007-11-21 |
| 发明（设计）人： | 斯蒂芬·斯特里克兰;约翰·V.·伯勒斯;蒂莫西·多尔 | 申请（专利权）人： | 伊姆西公司 |
| 主分类号： | G06F11/00 | 分类号： | G06F11/00;G06F11/07;G06F11/20 |
| 代理公司： | 北京金信立方知识产权代理有限公司 | 代理人： | 黄威 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 数据存储系统具有第一存储处理器、第二存储处理器和通信子系统。通信子系统具有(i)互连在第一存储处理器和第二存储处理器之间的接口部分，(ii)连到接口部分的时钟电路，及(iii)连到接口部分和时钟电路的控制器。控制器被配置成使接口部分的运行能够在第一和第二存储处理器之间提供通信、检测时钟电路内的失效、并响应于所检测的失效复位接口部分以使第一和第二存储处理器之一能够继续运行。接口部分的这种复位防止其余存储处理器锁止，因而释放该存储处理器，从而即使在失效之后也能继续运行。 | ||
| 搜索关键词： | 失效 期间 维持 数据 存储系统 运行 技术 | ||
【主权项】：
1、数据存储系统，包括：第一存储处理器；第二存储处理器；和通信子系统，其具有(i)互连在第一存储处理器和第二存储处理器之间的接口部分，(ii)连到接口部分的时钟电路，及(iii)连到接口部分和时钟电路的控制器；控制器被配置成：使接口部分的运行能够在第一和第二存储处理器之间提供通信；检测时钟电路内的失效；及响应于所检测到的失效复位接口部分以使第一和第二存储处理器之一能够继续运行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于伊姆西公司，未经伊姆西公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480042560.8/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
