[发明专利]叠层型半导体存储装置有效
| 申请号： | 200510001763.9 | 申请日： | 2005-01-19 |
| 公开（公告）号： | CN1645511A | 公开（公告）日： | 2005-07-27 |
| 发明（设计）人： | 小出泰纪 | 申请（专利权）人： | 精工爱普生株式会社 |
| 主分类号： | G11C11/22 | 分类号： | G11C11/22;H01L27/10;H01L25/18 |
| 代理公司： | 北京康信知识产权代理有限责任公司 | 代理人： | 余刚 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种叠层型的半导体存储装置，其不会使配线或部件复杂化，能提高芯片的成品率。其由多个半导体芯片层(C1～C4)层叠而成，各芯片层具有连接在芯片层之间的芯片选择焊盘(CS1、CS2)，从而将用于选择各芯片层的芯片选择信号共同输入至各芯片层，各芯片层包括：可以编程输出信号的程序电路(PG1、PG2)；以及芯片选择判定电路(10)，其根据所述芯片选择信号和所述程序电路的输出信号判定芯片选择。可以事后在程序电路设定地址信息，因此，在芯片的制造阶段，只需一种芯片。芯片选择信号输入到共用的芯片选择焊盘，因此，不需要针对各芯片的各自的配线。 | ||
| 搜索关键词： | 叠层型 半导体 存储 装置 | ||
【主权项】：
1.一种半导体存储装置，其由多个半导体芯片层层叠而成，各芯片层具有连接在芯片层之间的芯片选择焊盘，从而将用于选择各芯片层的芯片选择信号共同输入至各芯片层，各芯片层包括：可以编程输出信号的程序电路；以及芯片选择判定电路，其根据所述芯片选择信号和所述程序电路的输出信号判定芯片选择。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社，未经精工爱普生株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510001763.9/，转载请声明来源钻瓜专利网。
