[发明专利]制造半导体器件的方法无效
| 申请号： | 200510001823.7 | 申请日： | 2005-01-13 |
| 公开（公告）号： | CN1641854A | 公开（公告）日： | 2005-07-20 |
| 发明（设计）人： | 金光贤司;森山卓史;细田直宏 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L21/76 | 分类号： | H01L21/76;H01L27/08 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 陈文平 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种制造半导体器件的方法，用于防止在形成元件隔离槽的步骤中在沟槽内部由针状突起引起的栅电极的介电击穿，其中包括在作为元件隔离槽蚀刻掩模的氮化硅膜之上形成一层氧化硅膜，然后在用其下带有抗反射膜的光刻胶膜作掩模对氮化硅膜构图的步骤之前，用氢氟酸蚀刻溶液清洗衬底表面，移除在氧化硅膜表面上沉积的异物。 | ||
| 搜索关键词： | 制造 半导体器件 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，包括下列步骤：(a)在硅衬底的主要表面之上形成第一氧化硅膜之后，形成一层氮化硅膜；(b)在氮化硅膜之上形成第二氧化硅膜，然后形成光刻胶膜，其中元件隔离区域在第二氧化硅膜之上是开放的；(c)在步骤(b)之后，对元件隔离区域暴露的第二氧化硅膜进行湿蚀刻处理；(d)在步骤(c)之后通过用光刻胶膜作掩模干蚀刻氮化硅膜和第一氧化硅膜，由此暴露出元件隔离区域中的硅衬底；(e)除去光刻胶膜；(f)在步骤(e)之后通过用氮化硅膜作掩模干蚀刻硅衬底，由此在元件隔离区域中的硅衬底上形成沟槽；(g)在硅衬底之上包括沟槽的内部形成第三氧化硅膜，然后通过化学机械抛光法或在化学机械抛光法之后进行回蚀刻，除去沟槽之外的第三氧化硅膜，留下沟槽内部的第三氧化硅膜，由此在元件隔离区域中的硅衬底上形成元件隔离槽；和(h)除去氮化硅膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510001823.7/，转载请声明来源钻瓜专利网。
- 上一篇：解扣杆装置
- 下一篇：镁、镁合金的表面活化处理方法及表面镀方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
