[发明专利]半导体器件的制造方法有效
申请号: | 200510002925.0 | 申请日: | 2005-01-26 |
公开(公告)号: | CN1649125A | 公开(公告)日: | 2005-08-03 |
发明(设计)人: | 尾本诚一;坚田富夫;东和幸;山口人美;江泽弘和;坂田敦子 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/28;H01L21/00 |
代理公司: | 北京市中咨律师事务所 | 代理人: | 陈海红;段承恩 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件的制造方法,其可以改善带有阻挡金属膜的Cu膜的可靠性以及电气特性等,同时,可以高效并容易地制造提高了可靠性以及电气特性等的半导体器件。在形成于基板(1)上的凹部(5)内,依次地叠层设置第1阻挡金属膜(6)、第2阻挡金属膜(7)和第3阻挡金属膜(8)。各阻挡金属膜(6)、(7)、(8)分别包含属于4-A族、5-A族和6-A族中任一族的至少一种金属元素。第2阻挡金属膜(7)通过CVD法和ALD法中至少一方的方法形成。在不朝大气开放的状态下在第3阻挡金属膜(8)上设置Cu膜(9)、(10)而埋入凹部(5)。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
1.一种半导体器件的制造方法,其特征在于,在设置于基板上的至少1层绝缘膜中形成的凹部内,通过PVD法设置包含属于4-A族、5-A族和6-A族中任一族的至少一种金属元素的第1阻挡金属膜,在所述第1阻挡金属膜上,通过CVD法和ALD法中至少一方的方法在不朝大气开放的状态下连续地设置包含属于4-A族、5-A族和6-A族中任一族的至少一种金属元素的第2阻挡金属膜,在所述第2阻挡金属膜上,通过PVD法在不朝大气开放的状态下连续地设置包含属于4-A族、5-A族和6-A族中任一族的至少一种金属元素的第3阻挡金属膜,在所述第3阻挡金属膜上在不朝大气开放的状态下连续地设置第1Cu膜,对所述第1Cu膜进行加热处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510002925.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造