[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 200510004566.2 申请日: 2005-01-17
公开(公告)号: CN1734769A 公开(公告)日: 2006-02-15
发明(设计)人: 菅谷慎二;桥本浩一;鹰尾义弘 申请(专利权)人: 富士通株式会社
主分类号: H01L27/10 分类号: H01L27/10;H01L21/8242;H01L21/8244
代理公司: 隆天国际知识产权代理有限公司 代理人: 张龙哺;张浴月
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件及其制造方法,该半导体器件包括:半导体衬底(10),沟槽(16a)和沟槽(16b)形成于该衬底中;掩埋在沟槽(16a)中的器件隔离膜(32a),其包括衬膜,该衬膜包括氮化硅膜(20)和二氧化硅基绝缘材料的绝缘膜(28);掩埋在沟槽(16b)的底部中的器件隔离膜(32b);以及电容器,其形成于该第二沟槽(16b)的上部的侧壁上,并且该电容器包括作为第一电极的杂质扩散区域(40)、二氧化硅基绝缘膜的电容器介电膜(43)、和第二电极(46)。本发明允许使用具有这种结构的逻辑LSI,该结构能控制将要由沟槽隔离施加的机械应力和将要被混合的存储器元件,而不会降低存储器元件的特性。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,其特征在于包括:半导体衬底,具有形成于其中的第一沟槽和第二沟槽;第一器件隔离膜,包括:衬膜,其沿着该第一沟槽的内表面形成,且包括氮化硅膜;以及二氧化硅基绝缘材料的绝缘膜,其掩埋在形成有该衬膜的该第一沟槽中;第二器件隔离膜,掩埋在该第二沟槽的底部;以及电容器,形成于该第二沟槽的侧壁的上部上,该电容器包括:作为第一电极的杂质扩散区域,其形成于该半导体衬底中;二氧化硅基绝缘材料的电容器介电膜,其形成于该第二沟槽的侧壁上;以及第二电极,其形成于该电容器介电膜上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510004566.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top