[发明专利]半导体集成电路有效
申请号: | 200510005323.0 | 申请日: | 2005-01-31 |
公开(公告)号: | CN1755577A | 公开(公告)日: | 2006-04-05 |
发明(设计)人: | 富田浩由 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | G06F1/06 | 分类号: | G06F1/06;G11C11/407;H03K5/13 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 | 代理人: | 赵淑萍 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种半导体集成电路。在该半导体集成电路中,每对第二晶体管的栅极分别接收上升沿和下降沿彼此相邻的一对延迟定时信号,并将预充电到第一电源电压的第一节点处的电荷逐渐放电。放电速度依赖于晶体管的阈值电压、工作温度和电源电压而变化。多个检测电路在彼此不同的定时处操作,以将第一节点处的电压检测为逻辑值。选择器依据由检测电路提供的检测结果选择第二定时信号中的任一个。内部电路与所选择的第二定时信号同步地操作。因此,可以响应于工作环境的变化而优化调节内部电路的操作定时。这使得半导体集成电路的操作余量被改善。 | ||
搜索关键词: | 半导体 集成电路 | ||
【主权项】:
1.一种半导体集成电路,包括:第一晶体管,所述第一晶体管设置在第一节点与第一电源线之间,并将所述第一节点预充电至第一电源电压;多对第二晶体管,所述多对第二晶体管对已经被预充电至所述第一电源电压的所述第一节点处的电荷放电,每对所述第二晶体管串联地设置在所述第一节点与所述第二电源线之间;定时信号延迟电路,所述定时信号延迟电路具有多个级联连接的延迟级,并生成通过依次反相在第一延迟级接收的第一定时信号而获得的多个延迟定时信号;多个检测电路,所述多个检测电路在彼此不同的定时处操作,每个所述检测电路将所述第一节点处的电压检测为逻辑值;选择器,所述选择器依据由所述检测电路所提供的检测结果,选择多个第二定时信号中的任意一个;和内部电路,所述内部电路与由所述选择器选择的第二定时信号同步地操作,其中每对所述第二晶体管的栅极分别接收上升沿和下降沿彼此相邻的一对所述延迟定时信号中的一个和另一个,并且由每对所述第二晶体管接收的一对所述延迟定时信号彼此不同。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510005323.0/,转载请声明来源钻瓜专利网。