[发明专利]使用比特排列方法的传输装置有效
| 申请号： | 200510007581.2 | 申请日： | 2005-02-08 |
| 公开（公告）号： | CN1655491A | 公开（公告）日： | 2005-08-17 |
| 发明（设计）人： | 矢野哲也;大渊一央;宫崎俊治 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00;H04L27/00 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李辉 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 使用比特排列方法的传输装置。一种传输装置，其包括：可操作用来利用包含在第一数据块和第二数据块中的多个比特来生成多个比特序列的电路；可操作用来控制所述多个比特序列以使之与相平面上的信号点相对应的电路，该电路包括比特序列生成单元，可操作用来控制所述多个比特序列的生成，以根据由与相平面上的信号点的对应关系而产生的各个比特序列的差错容限，对于所述多个预定比特的多个比特位置，将包含在所述第一数据块中的多个预定比特占用的占用率调整为更接近于包含在所述第二数据块中的多个预定比特占用的占用率；以及可操作用来发送通过根据各个信号点的多级调制而获得的信号的电路。 | ||
| 搜索关键词： | 使用 比特 排列 方法 传输 装置 | ||
【主权项】：
1.一种传输装置，其包括：可以进行操作以利用包含在第一数据块和第二数据块中的多个比特生成多个比特序列的电路；可以进行操作以控制所述多个比特序列，使之与相平面上的信号点相对应的电路，其包括：比特序列生成单元，可以对其进行操作以控制所述多个比特序列的生成，从而根据由与所述相平面上的信号点的对应关系而产生的所述各个比特序列的差错容限，对于预定比特的比特位置，将所述第一数据块中所包含的所述预定比特占用的占用率调整为更接近于所述第二数据块中所包含的所述预定比特占用的占用率；以及可以进行操作以发送通过根据各个信号点的多级调制而获得的信号的电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510007581.2/，转载请声明来源钻瓜专利网。
