[发明专利]CPU与FIFO之间突发模式数据传送的方法和装置无效
| 申请号： | 200510009565.7 | 申请日： | 2005-02-18 |
| 公开（公告）号： | CN1658175A | 公开（公告）日： | 2005-08-24 |
| 发明（设计）人： | 林忠力;T·P·卡丹特塞瓦 | 申请（专利权）人： | 精工爱普生株式会社 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯;张志醒 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于在CPU与FIFO之间进行突发模式数据传送的方法和装置。CPU执行定义多个存储地址的突发模式存储器访问指令。对多个存储地址进行解码，产生对于多个存储地址中每一个都相同的输出。通过使用所述输出，针对多个地址中每一个重复访问FIFO。 | ||
| 搜索关键词： | cpu fifo 之间 突发 模式 数据 传送 方法 装置 | ||
【主权项】：
1.一种用于在CPU与FIFO之间进行突发模式数据传送的方法，所述CPU适合执行定义多个存储地址的突发模式存储器访问指令，所述方法包括以下步骤：对所述多个存储地址进行解码，从而产生对于所述多个存储地址中每一个都相同的输出；以及通过使用所述输出，针对所述多个地址中每一个，重复访问所述FIFO。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社，未经精工爱普生株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510009565.7/，转载请声明来源钻瓜专利网。
- 上一篇：显示装置及其控制系统
- 下一篇：动态决定桥接芯片位配置的方法
