[发明专利]用两级级联延时线法测量时间间隔的方法及装置

摘要

用两级级联延时线法测量时间间隔的方法及装置属于高精度时间间隔测量技术领域，其方法的特征在于基于脉冲计数法测量待测时间间隔内的时钟上升沿个数即整时钟周期数，再用第一级延时线测量待测时间间隔前后两个不足整周期部分的时间间隔，并将小于第一级延时线分辨率的部分被送到第二级延时线进一步细分测量，最后用各步测量的结果计算出待测时间间隔值。其装置的特征是：第一、第二两级延时线仅由延时单元和D触发器组成，它具有测量精度高，结构简单，易于集成的优点。

主权项

1. 用两级级联延时线测量时间间隔的方法，其特征在于它是在现场可编程门阵列即FPGA芯片中依次按以下步骤实现的：步骤1：基于脉冲计数法，用一个由上升沿触发器组成的二进制计数器，测量用Tm表示的从开始信号上升沿起到停止信号上升沿止的待测时间间隔内周期为τ0的时钟信号上升沿的个数N0；步骤2：基于延时线法，分别用两个分辨率为τ1的第一级延时线测量在自开始信号上升沿起到随后到来第一个时钟信号上升沿止的用T11表示的时间间隔内包含的整τ1时间间隔的个数N11，以及在自停止信号上升沿起到随后到来的第一个时钟信号上升沿止的用T21表示的时间间隔内包含的整τ1时间间隔的个数N21，并将T11内不足整τ1时间间隔的部分T12和T21内不足整τ1时间间隔的部分T22，分别传递给两个第二级延时线；步骤3：分别用两个分辨率为τ2的第二级延时线测量T12内包含的整τ2时间间隔的个数N12 和T22内包含的整τ2时间间隔的个数N22，T12内不足整τ2时间间隔的部分和T22内不足整τ2时间间隔的部分将被舍去，成为测量的理论误差；步骤4：把上述各步骤得到的N0、N11、N21、N12、N22用一个数据组合电路组和成一个32位的数据，然后把它送往计算机，按下式计算得到待测的时间间隔值Tm；Tm＝N0τ0+(N11τ1+N12τ2)-(N21τ1+N22τ2)现在对上述各步骤的实现流程详述如下：在步骤1中所用的二进制计数器是一个18位二进制计数器；步骤2包括以下实现步骤：步骤2-1：一旦开始信号和时钟信号到达，就被输入至由3个D触发器组成的第1个预处理电路，生成输入到分辨率为τ1的第1个第一级延时线的两个阶跃信号FA和FB，且FA上升沿和FB上升沿之间的时间间隔等于T11，所生成的阶跃信号FA已由第1个预处理电路补偿了处理过程中的时间延时，该延时用τa表示；一旦停止信号和时钟信号到达，就被输入至由3个D触发器组成的第2个预处理电路，生成输入到分辨率为τ1的第2个第一级延时线的两个阶跃信号FC和FD，且FC上升沿和FD上升沿之间的时间间隔等于T21，所生成的阶跃信号FC也由第2个预处理电路补偿了处理过程中的时间延时，该延时也为τa；步骤2-2：第1个第一级延时线由8个D触发器和8个延时为τ1的延时单元组成，8个延时单元是串联的，FA信号从第一个延时单元输入，每个延时单元的输出都与D触发器的D端连接，FB信号作为8个D触发器的时钟直接与CP端连接，输入的FA和FB信号经该延时线生成8路分别用FQA0、FQA1、…、FQA7表示的状态信号，这些信号依次由第1个第一级延时线中的8个D触发器的Q端输出，再通过第1个8线-3线优先编码器编码，形成一个三位状态码，它表示在开始信号到来后第1个第一级延时线测量得到的自开始信号上升沿起到随后到来的第一个时钟信号上升沿止的用T11表示的时间间隔内包含的整τ1时间间隔的个数，用N11表示这个三位数据；第2个第一级延时线与第1个第一级延时线的结构相同，输入的FC和FD信号经该延时线生成8路分别用FQB0、FQB1、…、FQB7表示的状态信号，这些信号依次由第2个第一级延时线中的8个D触发器的Q端输出，再通过第2个8线-3线优先编码器编码，形成一个三位状态码，它表示在自停止信号上升沿起到随后到来的第一个时钟信号上升沿止的用T21 表示的时间间隔内包含的整τ1时间间隔的个数，用N21表示这个三位数据；步骤3包括以下步骤：步骤3-1：上述第1个第一级延时线还生成8路阶跃信号，分别用FDA0、FDA1、…、FDA7表示，这些阶跃信号依次由第1个第一级延时线中的8个串联的延时单元给出，每经过一个延时单元输出一路信号，这样相邻两路阶跃信号的上升沿之间有τ1的时间间隔，将这8路信号经过τb延时后，送入第1个8选1多路选择器，并用第1个8线-3线优先编码器输出的三位状态码作为多路选择器的选通信号，8路阶跃信号经τb延时的目的是为了保证三位选通信号比8路阶跃信号先到达多路选择器；上述第2个第一级延时线也生成8路阶跃信号，分别用FDB0、FDB1、…、FDB7表示，这些阶跃信号依次由第2个第一级延时线中的8个串联的延时单元给出，每经过一个延时单元输出一路信号，这样相邻两路阶跃信号的上升沿之间有τ1的时间间隔，将这8路信号经过τb 延时后，送入第2个8选1多路选择器，并用第2个8线-3线优先编码器输出的三位状态码作为多路选择器的选通信号，8路阶跃信号经τb延时的目的同样是为了保证三位选通信号比8路阶跃信号先到达多路选择器；步骤3-2：上述第1个8选1多路选择器根据选通信号选择输入信号中上升沿领先于步骤2中所述的FB信号上升沿小于一个τ1时间间隔的那路信号作为第1个第二级延时线的一个输入信号SA，FB信号经过延时单元τc补偿了从第1个第一级延时线到第1个8选1多路选择器之间的电路处理时间后作为第1个第二级延时线的另一个输入信号SB，阶跃信号SA上升沿和阶跃信号SB上升沿之间的时间间隔等于T12；上述第2个8选1多路选择器根据选通信号选择输入信号中上升沿领先于步骤2中所述的FD信号上升沿小于一个τ1时间间隔的那路信号作为第2个第二级延时线的一个输入信号SC，FD信号经过延时单元τc补偿了从第2个第一级延时线到第2个8选1多路选择器之间的电路处理时间后作为第2个第二级延时线的另一个输入信号SD，阶跃信号SC上升沿和阶跃信号SD上升沿之间的时间间隔等于T22；步骤3-3：上述第1个第二级延时线由16个延时为τ3的延时单元，16个D触发器和16个延时为τ4的延时单元组成，且τ4略小于τ3，它们按下述方式连接，将16个延时为τ3的延时单元串联，SA信号从第一个延时为τ3的延时单元输入，每个τ3延时单元的输出都与D触发器的D端连接，将16个延时为τ4的延时单元也串联，SB信号从第一个延时为τ4的延时单元输入，每个τ4延时单元的输出都作为一个D触发器的时钟与CP端连接；上述第2个第二级延时线也由16个延时为τ3的延时单元，16个D触发器和16个延时为τ4的延时单元组成，且τ4略小于τ3，它们按下述方式连接，将16个延时为τ3的延时单元串联，SC信号从第一个延时为τ3的延时单元输入，每个τ3延时单元的输出都与D触发器的D端连接，将16个延时为τ4的延时单元也串联，SD信号从第一个延时为τ4的延时单元输入，每个τ4延时单元的输出都作为一个D触发器的时钟与CP端连接；上述两个第二级延时线的分辨率τ2＝τ3-τ4；步骤3-4：上述SA和SB信号经第1个第二级延时线生成16路分别用SQA0、SQA1、…、SQA15，这些信号依次由第1个第二级延时线中的16个D触发器的Q端输出，再通过第1个16线-4线优先编码器编码后得到一个四位状态码，它表示T12中包含的整τ2时间间隔的个数，用N12表示；上述SC和SD信号经第2个第二级延时线生成16路分别用SQB0、SQB1、…、SQB15，这些信号依次由第2个第二级延时线中的16个D触发器的Q端输出，再通过第2个16线-4线优先编码器编码后得到一个四位状态码，它表示T22中包含的整τ2时间间隔的个数，用N22 表示。