[发明专利]一种样本延迟移相数字相关器及相位补偿方法有效
| 申请号： | 200510011728.5 | 申请日： | 2005-05-17 |
| 公开（公告）号： | CN1866048A | 公开（公告）日： | 2006-11-22 |
| 发明（设计）人： | 阎敬业;吴季;姜景山 | 申请（专利权）人： | 中国科学院空间科学与应用研究中心 |
| 主分类号： | G01S7/02 | 分类号： | G01S7/02;G01S13/90;G01S5/14;H04B7/185 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司 | 代理人： | 高存秀 |
| 地址： | 100084北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种样本延迟移相数字相关器，包括：高速ADC、数字相关电路、数据格式转换和外部接口电路；数据格式转换和外部接口电路包括数据格式转换模块、外部接口模块和补偿模块；数字相关电路利用FPGA编程实现其功能，通过对FPGA重新配置，实现从1到3位的数字相关；高速ADC接收放大和变频处理的天线单元的模拟信号，转变为数字信号，进入数字相关电路；在数字相关电路中，对数字信号进行正交解调和相关处理，将相关处理所得到的结果送入数据格式转换和外部接口电路，由补偿模块进行相位补偿，消除在正交解调时产生的线性相位偏差，然后由数据格式转换模块进行数据格式转换，最后由外部接口模块按顺序输出数字信号的高位和低位。 | ||
| 搜索关键词： | 一种 样本 延迟 数字 相关器 相位 补偿 方法 | ||
【主权项】：
1.一种样本延迟移相数字相关器，包括：高速的ADC、数字相关电路、数据格式转换和外部接口电路；所述的数字相关电路利用FPGA编程实现其功能，通过对FPGA重新配置，实现从1位到3位的数字相关；其特征在于，所述的数据格式转换和外部接口电路由数据格式转换模块、外部接口模块和补偿模块组成，所述的高速ADC从外部的接收机接收已经过放大和变频处理的天线单元的模拟信号，并将这些模拟信号转变为数字信号，转换后的数字信号进入数字相关电路；在数字相关电路中，对数字信号按顺序进行正交解调和相关处理，将相关处理所得到的结果送入所述的数据格式转换和外部接口电路，数据格式转换和外部接口电路中的补偿模块对相关后的数字信号进行相位补偿，消除在正交解调时所产生的线性相位偏差，然后由数据格式转换模块进行数据格式转换，使之成为能够通过接口传输的格式，最后由外部接口模块按要求顺序输出数字信号的高位和低位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院空间科学与应用研究中心，未经中国科学院空间科学与应用研究中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510011728.5/，转载请声明来源钻瓜专利网。
- 上一篇：多功能电缆测线仪的测试电路
- 下一篇：使光网络终端支持多种协议的方法及系统
